任意波形發生器已成為現代測試領域應用最為廣泛的通用儀器之一,代表了信號源的發展方向。直接數字頻率合成(DDS)是二十世紀七十年代初提出的一種全數字的頻率合成技術,其查表合成波形的方法可以滿足產生任意波形的要求。由于現場可編程門陣列(FPGA)具有高集成度、高速度、可實現大容量存儲器功能的特性,能有效地實現DDS技術,極大的提高函數發生器的性能,降低生產成本。 本文首先介紹了函數波形發生器的研究背景和DDS的理論。然后詳盡地敘述了用FPGA完成DDS模塊的設計過程,接著分析了整個設計中應處理的問題,根據設計原理就功能上進行了劃分,將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現。最后就這三個部分分別詳細地進行了闡述。 在實現過程中,本設計選用了Altera公司的EP2C35F672C6芯片作為產生波形數據的主芯片,充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設計中,FPGA芯片的設計和與控制芯片的接口設計是一個難點,本文利用Altera的設計工具QuartusⅡ并結合Verilog—HDL語言,采用硬件編程的方法很好地解決了這一問題。論文最后給出了系統的測量結果,并對誤差進行了一定分析,結果表明,可輸出步進為0.01Hz,頻率范圍0.01Hz~20MHz的正弦波、三角波、鋸齒波、方波,或0.01Hz~20KHz的任意波。通過實驗結果表明,本設計達到了預定的要求,并證明了采用軟硬件結合,利用FPGA技術實現任意波形發生器的方法是可行的。
上傳時間: 2013-08-03
上傳用戶:1079836864
隨著數字化技術的飛速發展,數字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數據,視頻通信需要占用更多的帶寬資源,因此為了實現在帶寬受限的條件下的傳輸,視頻源必須經過大量壓縮。盡管現在的網絡狀況不斷地改善,但相對與快速增長的視頻業務而言,網絡帶寬資源仍然是遠遠不夠的。2003年3月,新一代視頻壓縮標準H.264/AVC的推出,使視頻壓縮研究進入了一個新的層次。H.264標準中包含了很多先進的視頻壓縮編碼方法,與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質量的情況下,H.264的編碼效率比H.263提高了一倍左右,并且有更好的網絡友好性。然而,高編碼壓縮率是以很高的計算復雜度為代價的,H.264標準的計算復雜度約為H.263的3倍,所以在實際應用中必須對其算法進行優化以減低其計算復雜度。 @@ 本文首先介紹了H.264標準的研究背景,分析了國內外H.264硬件系統的研究現狀,并介紹了本文的主要工作。 @@ 接著對H.264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H.264塊匹配運動估計算法進行研究,對經典的塊匹配運動估計算法通過對比分析,三步、二維等算法在搜索效率上優于全搜索算法,而全搜索算法在數據流的規則性和均勻性有著自己的優越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點,提出改進的塊匹配運動估計全搜索算法。本文基于對數據流的分析,對硬件尋址進行了研究。通過一次完整的全搜索數據流分析,改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分;然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯合仿真驗證。 @@關鍵詞:H.264;FPGA;QuartusⅡ;幀間預測;運動估計;塊匹配
上傳時間: 2013-04-24
上傳用戶:zttztt2005
通用異步收發器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口,被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢,難以滿足高速率數據傳輸的場合,而更重要的就是它們都具有不可移植性,因此要利用這些芯片來實現PC機和FPGA芯片之間的通信,勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢,提出了一種基于FPGA芯片的嵌入式UART設計方法,其中主要包括狀態機的描述形式以及自頂向下的設計方法,利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內部,這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議,主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式,還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力,模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO,采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境,也能適合低速的數據傳輸場合,因此可以達到資源利用的最大化。 在具體的設計過程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明,本課題中所設計的UART滿足預期設計目標。
上傳時間: 2013-08-02
上傳用戶:rocketrevenge
UBoot源碼分析及在S3C2440的移植過程
上傳時間: 2013-04-24
上傳用戶:CETM008
通信與信息技術行業飛速發展,已成為我國支柱產業之一。隨著該行業的迅速發展,社會對具備實際動手能力人才的需求也不斷增加,高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源,隨著EDA技術的發展,實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容,加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現場可編程的優勢,適合高集成度和高速的時序運算。本文總結現有通信原理實驗設備的優缺點,采用FPGA技術設計出集驗證性和設計性于一體,具備較高的綜合性和系統性的通信原理實驗系統。 本系統提供了一個開放性的硬件、軟件平臺,從培養學生實際動手能力出發,利用FPGA在通用的硬件上實現所有實驗內容。學生在本系統上除了能完成已固化的實驗內容,還可以實現電子設計開發和驗證。這對培養學生的實踐能力大有裨益。 本文結合數字通信系統基本模型,把基于FPGA的通信原理實驗系統劃分為信號源模塊、發送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中,模擬信號源采用DDS技術,能夠生成非常高的頻率精度,可作為任意波形發生器。發送端和接收端模塊結合到一起組成多體制調制解調器,形成多頻段、多波形的軟件無線電系統。載波同步采用全數字COSTAS環提取技術,具備良好的載波跟蹤特性,利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統的研究現狀和意義;然后根據通信系統模型從《通信原理》各個章節中提煉出各模塊的實驗內容,分別列出各實驗的數字化實現模型;繼而根據各模塊資源需求選取合適FPGA芯片,并給出硬件設計方案;最后,給出各模塊在FPGA上具體實現過程、系統測試結果及分析。測試和實際運行結果表明設計方法正確,且功能和技術指標滿足設計要求。 關鍵詞:通信原理,實驗系統,FPGA,DDS,多體制調制解調,全數字COSTAS環,位同步
上傳時間: 2013-07-07
上傳用戶:evil
作為電子類專業學生,實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力,增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源,基于此目的本信號源并不需要突出的性能,但經濟上要求低成本,同時要求操作簡單,能夠輸出多種波形,并且利于學生在此平臺上認識信號源原理,同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板,采用EPP接口,同時在FPGA上開發控制電路,為后續開發留下了空間,同時節省了成本。本設計采用地址線16位,數據線12位的靜態RAM作為信號源的波形存儲器,后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用,最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊,及作者采用這種設計的初衷,然后介紹了信號源的整體結構,總體模塊。以下章節首先介紹FPGA內部設計,包括總體結構和幾大部分模塊,包括:時鐘產生電路,相位累加器,數據輸入控制電路,濾波器控制電路,信號源啟動控制電路。 然后介紹了其他模塊的設計,包括存儲器選擇,幅度控制電路的設計以及濾波器電路的設計,本設計的幅度控制采用兩級DA級聯,以及后端電阻分壓網絡調節的方式進行設計,提高了幅度調節的范圍。對于濾波器的設計,依據不同的信號頻率,分成了4個部分,對于500K以下的信號采用的是二階巴特沃斯有源低通濾波,對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分,分成兩個部分,對于底層驅動程序采用以Labwindows/CVI為平臺進行開發,利用其編譯和執行速度快,并且和LabVIEW能夠很好連接的特性。對于上層控制軟件,采用以LabVIEW為平臺進行開發,充分利用其圖化設計,易于擴展。 論文最后對所做工作進行了總結,提出了進一步改進的方向。
上傳時間: 2013-04-24
上傳用戶:afeiafei309
LED顯示屏是LED點陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來,以其亮度高、視角廣、壽命長、性價比高的特點,在交通、廣告、新聞發布、體育比賽、電子景觀等領域得到了廣泛應用。 LED顯示屏控制器作為控制LED屏顯示圖像、數據的關鍵,是整個LED視頻顯示系統的核心。本文研究的是對全彩色同步LED屏的控制,控制LED屏同步顯示在上位機顯示系統中某固定位置處的圖像。根據已有的LED顯示屏及其驅動器的特點,提出了一種可行的方案并進行了設計。系統主要分為兩個部分:視頻信號的獲取,視頻信號的處理。 經過分析比較,決定從顯卡的DVI接口獲得視頻源,視頻源經過DVI解碼芯片TFP401A的解碼后,可以獲得圖像的數字信息,這些信息包括紅、綠、藍三基色的數據以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后,對數據進行處理,最后輸出數據給驅動電路。在信號處理模塊中,采用了可編程邏輯器件FPGA來完成??删幊踢壿嬈骷哂懈呒啥?、高速度、高可靠性、在線可編程(ISP)等特點,所以特別適合于本設計。利用FPGA的可編程性,在FPGA內部劃分了各個小模塊,各小模塊中通過少量的信號進行聯系,這樣就將比較大的系統轉化成許多小的系統,使得設計更加簡單,容易驗證。本文分析了驅動電路所需要的數據的特點,全彩色灰度級的實現方式,決定把系統劃分為視頻源截取、RGB格式轉化、位平面分離、讀SRAM地址發生器、寫SRAM地址發生器、讀寫SRAM選擇控制器、灰度實現等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具,對系統進行了聯合調試。改進了時序、優化了布局布線,使得系統性能得到了良好的改善。 在分析了所需要的資源的基礎上,課題決定采用Altera的Cyclone EP1C12 FPGA設計視頻信號處理模塊,在Quartus II和modelsim平臺下,用Verilog HDL語言開發。
上傳時間: 2013-05-19
上傳用戶:玉簫飛燕
隨著數字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式,在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來,集成電路和數字通信技術飛速發展,FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片,在電子設計行業深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現對四路I/Q信號的調制,輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準,并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發,其中主要包括I2C接口實現,ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間: 2013-04-24
上傳用戶:sn2080395
入研究有源濾波器各種理論的基礎上,綜合比較各個部分的設計 方法,對一臺有源電力濾波器各部分電路進行了設計,并對有源電力濾波器補 償電流成份的計算電路使用MATLAB工具軟件進行了模擬。
上傳時間: 2013-06-27
上傳用戶:ziyu_job1234
C語言實戰105例源碼--私藏很久的源碼.zip
上傳時間: 2013-06-20
上傳用戶:日光微瀾