實現基于CPLD的CCD采集系統設計源碼
標簽： CPLD CCD 采集 系統設計
上傳時間： 2013-08-18
上傳用戶：pkzz021
基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
s3c2410開發板cpld源碼，希望有些參考價值
標簽： s3c2410 cpld 開發板 源碼
上傳時間： 2013-08-20
上傳用戶：wtrl
FPGA RSIC CPU設計文檔和源碼是EDA中對CPU設計非常好用的程序
標簽： CPU FPGA RSIC EDA
上傳時間： 2013-08-21
上傳用戶：cppersonal
通過fpga產生時鐘的VHDL源碼，QII7.1下調試通過
標簽： fpga VHDL 時鐘 源碼
上傳時間： 2013-08-24
fpga的理解性word，對設計有幫助，延遲，效率問題等
標簽： fpga word
上傳用戶：muhongqing
FPGA和DSP的設計可靠性及可維護性對比.pdf
標簽： FPGA DSP 可靠性 對比
上傳時間： 2013-08-28
上傳用戶：pei5
ACTEL A3P StartKit FPGA開發全套文擋（含測試源碼）
標簽： StartKit ACTEL FPGA A3P
上傳用戶：litianchu
FPGA數字電子系統設計與開發實例導航光盤內附源碼
標簽： FPGA 數字電子 開發實例 導航
上傳用戶：r5100
基于FPGA＋DDS的MSK數字調制源設計 通信中的DDS技術應用
標簽： FPGA DDS MSK 數字調制
上傳時間： 2013-08-29
蟲蟲下載站版權所有 京ICP備2021023401號-1
<center id="oama0"></center>
