亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

繼電器終端

  • 基于FPGA的出租車計費器的實現

    介紹了出租車計費器系統的組成及工作原理,簡述了在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實現過程。論述了車型調整模塊、計程模塊、計費模塊、譯碼動態掃描模塊等的設計方法與技巧。

    標簽: FPGA 出租車計費器

    上傳時間: 2013-04-24

    上傳用戶:zxc23456789

  • 高精度地震勘探數據采集系統

    本文分析了當代高精度地震勘探數據采集系統的發展現狀,研究了數據采集的A/D方法及理論、現場可編程門陣列(Field Programmable GateArray,FPGA)技術的發展及原理,串口通信的原理及實現。在此基礎上,探討了采用FPGA控制24位△∑模數轉換器來實現高精度地震勘探數據采集系統的實現思路,對探測傳感器或檢波器后端數據采集系統的信號A/D轉換、FPGA與外部接口設計、串口數據通信做了詳細的研究,尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發和設計,整個接口控制模塊采用VHDL語言編寫,并同時將ROM、FIFO等數字邏輯模塊一起集成到一片FPGA芯片當中,并在Quartus Ⅱ6.0的開發平臺上通過了軟件仿真,時序仿真結果達到了系統要求。

    標簽: 高精度 地震勘探 數據采集系統

    上傳時間: 2013-05-21

    上傳用戶:yuele0123

  • 串行10位數模轉換器TLC5615及其在單片機中的應用

    本文分析了 T EXAS 儀器公司新推出的串行10 位數/ 模轉換器(DAC) TL C5615 的功能、特點、工作原理及其與A T89C52 單片機的硬件接口和軟件編程, 提供了一個新穎實用的數/

    標簽: 5615 TLC 串行 中的應用

    上傳時間: 2013-05-20

    上傳用戶:redmoons

  • 51定時器計算.rar

    51單片機定時器時間計算工具,即是計算定時器溢出時間TH0,TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能??梢灾愀羁痰牧私?1單片機定時器。

    標簽: 51定時器 計算

    上傳時間: 2013-06-13

    上傳用戶:wengtianzhu

  • 51定時器計算.rar

    51單片機定時器時間計算工具,即是計算定時器溢出時間TH0,TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。

    標簽: 51定時器 計算

    上傳時間: 2013-05-24

    上傳用戶:Aidane

  • 基于FPGA的視頻圖像畫面分割器

    視頻監控一直是人們關注的應用技術熱點之一,它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中,經常需要對多路視頻信號進行實時監控,如果每一路視頻信號都占用一個監視器屏幕,則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示,是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析,完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計;系統采用Xilinx公司的FPGA作為核心控制器,設計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數字電路集成在一起,電路結構簡潔,具有較好的穩定性和靈活性;在硬件電路平臺基礎上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數據提取模塊,圖像存儲控制模塊和圖像合成模塊的設計,首先,由攝像頭采集四路模擬視頻信號,經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后,根據畫面分割需要進行視頻圖像數據抽取,并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后,按照數字視頻圖像的數據格式,將四路視頻圖像合成一路編碼輸出,實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態配置等方法,實現四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統集成度,并可根據系統需要修改設計和進一步擴展功能,同時提高了系統的靈活性。

    標簽: FPGA 視頻圖像 畫面分割器

    上傳時間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

  • 多端口主從式多機通信系統的研究

    利用端口串行通信接口卡來擴展多個串行口是解決工業過程中集散控制系統的一種有效方法,文中介紹了利用MOXA公司生產的8端口串行通信接口板在PC機與89C51單片機之間進行串行通信的擴展方法,給出了使用多

    標簽: 多端口 多機通信

    上傳時間: 2013-07-20

    上傳用戶:風之驕子

  • 基于FPGA的直擴調制解調器

    擴頻通信系統與常規的通信系統相比,具有很強的抗窄帶干擾,抗多徑干擾,抗人為干擾的能力,并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究,最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分,發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀,并介紹了本論文的研究思路和內容。 然后,論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法,結合實際需要,設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析,采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理,用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能,用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度,用改進型CORDIC算法實現NCO來方便的進行擴展。 接著,論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節,給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果,結果表明該系統具有性能穩定,靈活性好,生產調試容易,體積小,便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。

    標簽: FPGA 調制解調器

    上傳時間: 2013-07-04

    上傳用戶:yd19890720

  • 中頻數字相關解擴器研究與工程實現

    本文從工程設計和應用出發,根據某機載設備直接序列擴頻(DS-SS)接收機聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關解擴電路的指標要求,提出了基于FPGA器件的中頻數字相關解擴器的替代設計方案,通過理論分析、軟件仿真、數學計算、電路設計等方法和手段,研制出了滿足使用環境要求的工程化的中頻數字相關器,經過主要性能參數的測試和環境溫度驗證試驗,并在整機上進行了試驗和試用,結果表明電路性能指標達到了設計要求。對工程應用中的部分問題進行了初步研究和分析,其中較詳細地分析了SAW卷積器、SAW.P.TDL以及中頻數字相關器在BPSK直擴信號相關解擴時的頻率響應特性。 論文的主要工作在于: (1)根據某機載設備擴頻接收機基于SAW.P.TDL的中頻解擴電路要求,進行理論分析、電路設計、軟件編程,研制基于FPGA器件的中頻數字相關器,要求可在擴頻接收機中原位替代原SAW相關解擴電路; (2)對中頻數字相關器的主要性能參數進行測試,進行了必要的高低溫等環境試驗,確定電路是否達到設計指標和是否滿足高低溫等環境條件要求; (3)將基于FPGA的中頻數字相關器裝入擴頻接收機,與原SAW.P.TDL中頻解擴電路置換,確定與接收機的電磁兼容性、與中放電路的匹配和適應性,測試整個擴頻接收機的靈敏度、動態范圍、解碼概率等指標是否滿足接收機模塊技術規范要求; (4)將改進后的擴頻接收機裝入某機載設備,測試與接收機相關的性能參數,整機進行高低溫等主要環境試驗,確定電路變化后的整機設備各項指標是否滿足其技術規范要求; (5)通過對基于FPGA的中頻數字相關器與SAW.P.TDL的主要性能參數進行對比測試和分析,特別是電路對頻率偏移響應特性的對比分析,從而得出初步的結論。

    標簽: 中頻 數字 工程實現

    上傳時間: 2013-06-22

    上傳用戶:徐孺

  • 多功能車輛總線一類設備的FPGA實現

    多功能車輛總線一類設備是一個在列車通信網(TCN,TrainCommunication Network)中普遍使用的網絡接口單元。目前我國的新式列車大多采用列車通信網傳輸列車中大量的控制和服務信息。但使用的列車通信網產品主要為國外進口,因此迫切需要研制具有自主知識產權的列車通信網產品。 論文以一類設備控制器的設計為核心,采取自頂向下的模塊設計方法。將設備控制器分為同步層和數據處理層來分別實現對幀的發送與接收處理和對幀數據的提取與存儲處理。 同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進行判斷。譯碼模塊根據采集的樣本值來判斷曼徹斯特編碼的值,采樣的難點在于非理想信號帶來的采樣誤差,論文使用結合位同步的多點采樣法來提高采樣質量。幀分界符中的非數據符不需要進行曼徹斯特編碼,編碼時在非數據符位關閉編碼電路使非數據符保持原來的編碼輸出。 數據處理層以主控單元(MCU,Main Control Unit)和通信存儲器為設計核心。MCU是控制器的核心,對接收的主幀進行分析,判斷是從通信存儲器相應端口取出應答從幀并發送,還是準備接收從幀并存入通信存儲器。通信存儲器存儲設備的通信數據,合適的地址分配能簡化MCU的控制程序,論文固定了通信存儲器端口大小使MCU可以根據一個固定的公式進行端口的遍歷從而簡化了MCU程序的復雜度。數據在傳輸中由于受到干擾和沖突等問題而出現錯誤,論文采用循環冗余檢驗碼結合偶檢驗擴展來對傳輸數據進行差錯控制。 最后,使用FPGA和硬件描述語言Verilog HDL開發出了MVB一類設備。目前該一類設備已運用在SS4G電力機車的制動控制單元(BCU.Brake Control Unit)中并在鐵道科學研究院通過了TCN通信測試。一類設備的成功研制為列車通信網中總線管理器等高類設備的開發奠定了堅實的基礎。

    標簽: FPGA 多功能 總線 設備

    上傳時間: 2013-07-27

    上傳用戶:qazxsw

主站蜘蛛池模板: 西丰县| 古交市| 冀州市| 汉寿县| 乌苏市| 揭西县| 错那县| 刚察县| 繁峙县| 通山县| 西林县| 托克逊县| 林甸县| 邵阳县| 高邑县| 二连浩特市| 定西市| 科技| 礼泉县| 广水市| 乡宁县| 遵义县| 邓州市| 肃北| 盐边县| 浮山县| 娱乐| 宁明县| 偃师市| 乐业县| 榆林市| 敦煌市| 刚察县| 神池县| 娱乐| 泸西县| 都昌县| 通江县| 台东市| 遂平县| 临猗县|