<li id="s2cee"></li> PIC單片機(jī)定時(shí)器初值計(jì)算器,通過選擇分頻值,定時(shí)時(shí)間,自動(dòng)計(jì)算出定時(shí)器初值
標(biāo)簽： PIC 單片機(jī)定時(shí)器 初值計(jì)算器
上傳時(shí)間： 2013-06-02
上傳用戶：mdrd3081
摘要本文介紹了一種用CPLD設(shè)計(jì)GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細(xì)分析了設(shè)計(jì)原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計(jì)方法已在我們研制的GPS，GLONASS兼容機(jī)中得到實(shí)際應(yīng)用。
上傳時(shí)間： 2013-09-01
上傳用戶：wangdean1101
給出了一種快速設(shè)計(jì)任意弱耦合非對(duì)稱漸變線定向耦合器的方法，以線性漸變?yōu)榛A(chǔ)，通過仿真優(yōu)化獲取最優(yōu)漸變，擺脫了傳統(tǒng)方法中的復(fù)雜運(yùn)算。為改善定向耦合器在頻率高端的定向性，在結(jié)構(gòu)上引入了鋸齒加載。設(shè)計(jì)了一個(gè)帶寬為0.5GHz到20GHz，耦合度為-25dB的定向耦合器，利用三維電磁仿真軟件HFSS進(jìn)行了結(jié)果驗(yàn)證。
上傳時(shí)間： 2013-10-21
上傳用戶：GeekyGeek
雷達(dá)和通信系統(tǒng)中，采用鏡頻抑制混頻器能夠有效抑制鏡像頻率，提高系統(tǒng)的抗干擾能力，同時(shí)能夠有效的回收鏡頻能量，提高工作效率。在介紹鏡像干擾原理的基礎(chǔ)上，文中給出了一種鏡頻抑制混頻器的框圖，該結(jié)構(gòu)既能在接收機(jī)中作為鏡頻抑制混頻器，還能在發(fā)射機(jī)中作為單邊帶調(diào)制器。本文對(duì)某型下變頻器進(jìn)行了干擾分析，與鏡像抑制混頻器進(jìn)行了對(duì)比研究，提出了用鏡像抑制混頻器替代該型下變頻器的可行性。
標(biāo)簽： 寬帶 鏡頻抑制 混頻器 應(yīng)用研究
上傳時(shí)間： 2013-10-30
上傳用戶：四只眼
介紹了MSK信號(hào)的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種MSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案；采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串/并變換器、差分編碼器、數(shù)控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點(diǎn)論述了串/并變換、差分編碼、數(shù)控振蕩器的實(shí)現(xiàn)，用原理圖輸入、VHDL語言設(shè)計(jì)相結(jié)合的多種設(shè)計(jì)方法，分別實(shí)現(xiàn)了各模塊的具體設(shè)計(jì)，并給出了其在QuartusII環(huán)境下的仿真結(jié)果。結(jié)果表明，基于FPGA的MSK調(diào)制器，設(shè)計(jì)簡單，便于修改和調(diào)試，性能穩(wěn)定。
標(biāo)簽： FPGA MSK 制器設(shè)計(jì)
上傳時(shí)間： 2013-11-23
上傳用戶：dvfeng
磁芯電感器的諧波失真分析 摘 要：簡述了改進(jìn)鐵氧體軟磁材料比損耗系數(shù)和磁滯常數(shù)ηB，從而降低總諧波失真THD的歷史過程，分析了諸多因數(shù)對(duì)諧波測(cè)量的影響，提出了磁心性能的調(diào)控方向。 關(guān)鍵詞：比損耗系數(shù)， 磁滯常數(shù)ηB ，直流偏置特性DC-Bias，總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年來，變壓器生產(chǎn)廠家和軟磁鐵氧體生產(chǎn)廠家，在電感器和變壓器產(chǎn)品的總諧波失真指標(biāo)控制上，進(jìn)行了深入的探討和廣泛的合作，逐步弄清了一些似是而非的問題。從工藝技術(shù)上采取了不少有效措施，促進(jìn)了質(zhì)量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。 一、 歷史回顧 總諧波失真（Total harmonic distortion） ，簡稱THD，并不是什么新的概念，早在幾十年前的載波通信技術(shù)中就已有嚴(yán)格要求<1>。1978年郵電部公布的標(biāo)準(zhǔn)YD/Z17－78“載波用鐵氧體罐形磁心”中，規(guī)定了高μQ材料制作的無中心柱配對(duì)罐形磁心詳細(xì)的測(cè)試電路和方法。如圖一電路所示，利用LC組成的150KHz低通濾波器在高電平輸入的情況下測(cè)量磁心產(chǎn)生的非線性失真。這種相對(duì)比較的實(shí)用方法，專用于無中心柱配對(duì)罐形磁心的諧波衰耗測(cè)試。 這種磁心主要用于載波電報(bào)、電話設(shè)備的遙測(cè)振蕩器和線路放大器系統(tǒng)，其非線性失真有很嚴(yán)格的要求。 圖中 ZD —— QF867 型阻容式載頻振蕩器，輸出阻抗 150Ω， Ld47 —— 47KHz 低通濾波器，阻抗 150Ω，阻帶衰耗大于61dB， Lg88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB Ld88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表，輸入高阻抗， L ——被測(cè)無心罐形磁心及線圈， C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測(cè)量時(shí)，所配用線圈應(yīng)用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝， （線架為一格） ， 其空心電感值為 318μH（誤差1％） 被測(cè)磁心配對(duì)安裝好后，先調(diào)節(jié)振蕩器頻率為 36.6～40KHz， 使輸出電平值為+17.4 dB， 即選頻表在 22′端子測(cè)得的主波電平 （P2）為+17.4 dB，然后在33′端子處測(cè)得輸出的三次諧波電平（P3）， 則三次諧波衰耗值為：b3(+2)= P2+S+ P3 式中：S 為放大器增益dB 從以往的資料引證， 就可以發(fā)現(xiàn)諧波失真的測(cè)量是一項(xiàng)很精細(xì)的工作，其中測(cè)量系統(tǒng)的高、低通濾波器，信號(hào)源和放大器本身的三次諧波衰耗控制很嚴(yán)，阻抗必須匹配，薄膜電容器的非線性也有相應(yīng)要求。濾波器的電感全由不帶任何磁介質(zhì)的大空心線圈繞成，以保證本身的“潔凈” ，不至于造成對(duì)磁心分選的誤判。 為了滿足多路通信整機(jī)的小型化和穩(wěn)定性要求， 必須生產(chǎn)低損耗高穩(wěn)定磁心。上世紀(jì) 70 年代初，1409 所和四機(jī)部、郵電部各廠，從工藝上改變了推板空氣窯燒結(jié)，出窯后經(jīng)真空罐冷卻的落后方式，改用真空爐，并控制燒結(jié)、冷卻氣氛。技術(shù)上采用共沉淀法攻關(guān)試制出了μQ乘積 60 萬和 100 萬的低損耗高穩(wěn)定材料，在此基礎(chǔ)上，還實(shí)現(xiàn)了高μ7000～10000材料的突破，從而大大縮短了與國外企業(yè)的技術(shù)差異。當(dāng)時(shí)正處于通信技術(shù)由FDM（頻率劃分調(diào)制）向PCM（脈沖編碼調(diào)制） 轉(zhuǎn)換時(shí)期， 日本人明石雅夫發(fā)表了μQ乘積125 萬為 0.8×10 ，100KHz）的超優(yōu)鐵氧體材料<3>，其磁滯系數(shù)降為優(yōu)鐵
上傳時(shí)間： 2014-12-24
上傳用戶：7891
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
介紹了一種基于ARM7TDMI內(nèi)核的高精度模擬微控制器ADUC7061的智能變送器，并給出了智能變送器的硬件電路設(shè)計(jì)和軟件設(shè)計(jì)流程。該智能變送器能輸出電流變送信號(hào)并通過RS485傳輸數(shù)字信號(hào)，具有對(duì)傳感器的溫度誤差補(bǔ)償、系統(tǒng)參數(shù)設(shè)定保存、自校準(zhǔn)、配置電流變送信號(hào)輸出類型等功能。實(shí)際工程應(yīng)用表明，該智能變送器具有寬電壓電源輸入范圍、測(cè)量精度高、工作穩(wěn)定可靠、適用范圍廣等優(yōu)點(diǎn)。
上傳時(shí)間： 2013-11-02
上傳用戶：TRIFCT
介紹了獨(dú)立太陽能光伏發(fā)電的意義，采用非隔離型Boost/Buck拓?fù)浣Y(jié)構(gòu)為主電路拓?fù)洌攸c(diǎn)分析了主電路的工作原理。設(shè)計(jì)了基于TMS320LF2812的控制系統(tǒng)硬件電路、控制系統(tǒng)軟件及數(shù)字PID控制器，給出了基于數(shù)字化控制的雙向DC-DC變換器的充放電試驗(yàn)、升降壓快速切換試驗(yàn)及其技術(shù)參數(shù)。數(shù)字化控制雙向DC-DC變換器實(shí)現(xiàn)了太陽能板、蓄電池二者之間的穩(wěn)定充放電及其快速切換。
標(biāo)簽： F2812 DC-DC 2812 320F
上傳時(shí)間： 2014-12-24
上傳用戶：arnold
利用v自步離散法，得到變換器輸入控制變量與狀態(tài)變量之間的直接映射關(guān)系，基于混雜系統(tǒng)理論分析系統(tǒng)的動(dòng)態(tài)方程，建立其分段仿射模型。在此模型的基礎(chǔ)上，結(jié)合非線性預(yù)測(cè)控制算法，通過模型預(yù)測(cè)系統(tǒng)的輸出，利用反饋校正誤差，給出二次型性能指標(biāo)的優(yōu)化計(jì)算方法，并由此設(shè)計(jì)預(yù)測(cè)控制器。最后，以Buck功率變換器為研究對(duì)象，通過與峰值電流控制算法的仿真結(jié)果進(jìn)行比較，驗(yàn)證模型的正確性以及控制器設(shè)計(jì)的有效性。
上傳時(shí)間： 2013-10-30
上傳用戶：teddysha
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
