FPGA分頻 控制4個(gè)LED連續(xù)閃爍 形成累加的效果
標(biāo)簽： FPGA LED 分頻 控制
上傳時(shí)間： 2013-08-23
上傳用戶：daguogai
文檔是關(guān)于自適應(yīng)信號處理算法研究及FPGA實(shí)現(xiàn)的文章，
標(biāo)簽： FPGA 文檔 信號處理 算法研究
上傳時(shí)間： 2013-08-27
上傳用戶：Maple
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
標(biāo)簽： Verilog FPGA 分頻器
上傳時(shí)間： 2013-08-30
上傳用戶：xingyuewubian
分頻器 FPGＡ程序設(shè)計(jì) 二分頻 對硬件設(shè)計(jì)有很大用處\r\n
標(biāo)簽： FPG 分頻器 二分頻 程序設(shè)計(jì)
上傳時(shí)間： 2013-08-31
上傳用戶：lhc9102
一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對任意整數(shù)的分頻電路設(shè)計(jì)
標(biāo)簽： 整數(shù) 分頻電路 分頻 電路設(shè)計(jì)
上傳時(shí)間： 2013-09-01
上傳用戶：909000580
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì)，用于設(shè)計(jì)EDA
標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器
上傳時(shí)間： 2013-09-03
上傳用戶：pioneer_lvbo
差分信號（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛，差分線大多為電路中最關(guān)鍵的信號，差分線布線的好壞直接影響到PCB板子信號質(zhì)量。
標(biāo)簽： Differential Allegro Signal 差分信號
上傳時(shí)間： 2013-09-04
上傳用戶：jennyzai
半整數(shù)分頻器電路的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 源程序 整數(shù) 分頻器
上傳用戶：fdfadfs
Allegro 是一套功能強(qiáng)大，但相對的也\r\n是一套相當(dāng)復(fù)雜的系統(tǒng)，它提供許多的專\r\n屬環(huán)境變量供使用者設(shè)定，讓使用者可以\r\n自訂一個(gè)專屬于自己的Allegro 操作環(huán)境，\r\n讓整個(gè)的Allegro 操作環(huán)境，可以隨心所欲\r\n地調(diào)整成為個(gè)人的最佳工作平臺(tái)，接下來\r\n將分兩個(gè)章節(jié)，為讀者介紹每個(gè)專屬環(huán)境\r\n變量的用法。
標(biāo)簽： Allegro 軟件 電子書
上傳時(shí)間： 2013-09-06
上傳用戶：cherrytree6
Proteus 自建元件庫,Mydoc\\MyPower\\MyBook\\C51單片機(jī)資料\\Proteus 自建元件庫.rar
標(biāo)簽： Proteus 元件庫
上傳時(shí)間： 2013-09-26
上傳用戶：yczrl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<samp id="syia8"></samp>
