Protel 自定義Title Block方法
上傳時間： 2015-01-01
上傳用戶：黃華強
Multisim_11.0詳細的_安裝+漢化+破解_全過程
上傳時間： 2013-11-10
上傳用戶：zsjinju
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。
上傳時間： 2013-10-11
上傳用戶：1079836864
protel99se元件名系表
上傳時間： 2013-11-12
上傳用戶：sz_hjbf
LMS自適應濾波器是一種廣泛使用的數字信號處理算法，對其實現有多種方法．通過研究其特性的基礎上，提出了在FPGA 中使用軟處理的嵌入式實現方案，文中對實現方式的優缺點進行了分析，并給出了硬件實現中的有線字長效應進行了詳細的分析．
上傳時間： 2015-01-02
上傳用戶：muhongqing
Altium Designer 6.0保留了包括全面集成化的版本控制系統的圖形化團隊設計功能，例如：內嵌了文檔歷史管理系統、新增強大的可以檢測原理圖與PCB 文件的差異的工程比較修正功能、元件到文檔的鏈接功能。Altium Designer 6.0 存儲管理器可以幫助比較并恢復舊的工程文件功能的高級文件控制和易用的備份管理；比較功能不僅能查找電氣差異，也包括原理圖與PCB 文檔間圖形變化；還提供無需第三方版本控制系統的完整的本地文件歷史管理功能。強大的設計比較工具不僅可以隨時用于同步原理圖工程到PCB，也可以被用于比較兩個文檔，例如：兩個網表、兩張原理圖、網表和PCB等等。還可以是元件與連通性比較。
標簽： Designer Protel Altium 6.0
上傳時間： 2014-12-08
上傳用戶：wdq1111
針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Turbo編譯碼系統模塊化設計后優化統一，經時序仿真驗證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測試結果表明，系統運行穩健可靠，并具有良好的移植性；集成化一體設計，為LTE標準下Turbo碼 ASIC的開發提供了參考。
上傳時間： 2013-10-08
上傳用戶：回電話#
摘要：介紹了一種利用CPLD芯片設計的數字鐘電路，該系統采用自頂向下的層次模塊化 設計手段構建電路，代表了BDA的發展趨勢。文中結合實例詳盡介紹了原理圖設計輸入方 式以及設計過程。
上傳時間： 2013-10-09
上傳用戶：15736969615
ORCAD在使用的時候總會出現這樣或那樣的問題…但下這個問題比較奇怪…在ORCAD中無法輸出網表…彈出下面的錯誤….這種問題很是奇怪…Netlist Format: tango.dllDesign Name: D:\EDA_PROJECT\PROTEL99SE\YK\SV3200\MAIN.DSNERROR [NET0021] Cannot get part.[FMT0024] Ref-des not found. Possible Logical/Physical annotation conflict.[FMT0018] Errors processing intermediate file找了一天沒找到問題…終于在花了N多時間后發現問題所在…其實這個問題就是不要使用ORCAD PSPICE 庫里面的元件來畫電路圖…實際中我是用了PSPICE里面和自己制作的二種電阻和電容混合在一起…就會出現這種問題…
上傳時間： 2013-11-02
上傳用戶：sz_hjbf
上圖為protel99se setup安裝圖片。此版本為protel99se軟件，里面包含有漢化工具，可以直接進行漢化。內含注冊信息。并可以免費下載。 使用序列號：SerialNo:NG9A-JVDN-Z4SK-CTTP
上傳時間： 2013-11-11
上傳用戶：tianming222
