国产精品午夜电影,亚洲精品不卡,国产麻豆成人精品

自校準(zhǔn)

基于FPGA的雙自觸發(fā)脈沖激光測距關鍵技術研究

激光測距技術被廣泛應用于現(xiàn)代工業(yè)測量、航空與大地的測量、國防及通信等諸多領域。本文從已獲得廣泛應用的脈沖激光測距技術入手，重點分析了近年提出的自觸發(fā)脈沖激光測距技術(STPLR)特別是其中的雙自觸發(fā)脈沖激光測距技術(BSTPLR)，通過分析發(fā)現(xiàn)其核心部件之一就是用于測量激光脈沖飛行時間(周期)的高精度高速計數(shù)器，而目前一般的方式是采用昂貴的進口高速計數(shù)器或專用集成電路(ASIC)來完成，這使得激光測距儀在研發(fā)、系統(tǒng)的改造升級和自主知識產(chǎn)權保護等諸多方面受到制約，同時在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此，本文研究了采用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)脈沖激光測距中的高精度高速計數(shù)及其他相關功能，基本解決了以上存在的問題。論文通過對雙自觸發(fā)脈沖激光測距的主要技術要求和技術指標進行分析，對其中的信號處理單元采用了FPGA+單片機的設計形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測量模塊，在整個測距系統(tǒng)中是信號處理的核心部件，借助其用戶可編程特性及很高的內部時鐘頻率，設計了專用于BSTPLR的高速高精度計數(shù)芯片，負責對測距信號產(chǎn)生電路中的時刻鑒別電路輸出信號進行計數(shù)。數(shù)據(jù)處理模塊則主要由單片機(AT89C51)來實現(xiàn)。系統(tǒng)可以通過鍵盤預置門控信號的寬度以均衡測量的精度和速度，測量結果采用7位LED數(shù)碼管顯示。本設計在近距離(大尺寸)范圍內實驗測試時基本滿足設計要求。

標簽： FPGA 自觸發(fā)脈沖激光測距關鍵技術

上傳時間： 2013-04-24

上傳用戶：dapangxie
基于ARM與FPGA的高速數(shù)據(jù)采集技術研究

本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術。論文完成了ARM+FPGA結構的共享存儲器結構設計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設計，包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進行了分析。論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于ARMLinux操作系統(tǒng)的設備驅動程序設計和應用程序設計。硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結構，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標準狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標準狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅動程序設計、LCD驅動程序移植、自定義的FPGA模塊驅動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠實現(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結構可擴展性強，可以在此基礎上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結構，可以使系統(tǒng)支持更高的采樣頻率。

標簽： FPGA ARM 高速數(shù)據(jù) 采集

上傳時間： 2013-07-04

上傳用戶：林魚2016
高吞吐量LDPC碼編碼構造及其FPGA實現(xiàn)

低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數(shù)字電視地面?zhèn)鬏敇藴省W洲第二代衛(wèi)星數(shù)字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術之一。當今LDPC碼構造的主流方向有兩個，分別是結合準循環(huán)（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現(xiàn)簡單，但是吞吐量不高，且不容易構造高性能的好碼。本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現(xiàn)的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗矩陣準循環(huán)移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環(huán)移位擴展（CSEx，Cyclic Shift Expansion）實現(xiàn)的。在此基礎上，為了實現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環(huán)移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環(huán)移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規(guī)則碼的結構，便于硬件實現(xiàn)；（偽）隨機生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實現(xiàn)和誤碼性能的一種折中。新編碼器在很大程度上考慮了資源的復用，使得實現(xiàn)復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數(shù)大致相同。這種碼字構造和編碼聯(lián)合設計方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現(xiàn)高吞吐量LDPC碼收發(fā)端，在實際應用中具有很高的價值。目前，LDPC碼正向著非規(guī)則、自適應、信源信道及調制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。

標簽： LDPC FPGA 吞吐量編碼

上傳時間： 2013-07-26

上傳用戶：qoovoop
基于FPGA的串行通信實現(xiàn)與CRC校驗

本文應用EDA技術，基于FPGA器件設計與實現(xiàn)UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構建其中，可根據(jù)實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設計時不斷修改程序，來適用不同規(guī)模的應用，而且采用Verilog輸入法與工藝性無關，利用系統(tǒng)設計時對芯片的要求，施加不同的約束條件，即可設計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設計是否能獲得所期望的功能，確定設計程序配置到邏輯芯片之后是否可以運行，以及程序在目標器件中的時序關系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設計的復雜度，本設計通過CRC算法軟件實現(xiàn)。實驗結果表明，基于EDA技術的現(xiàn)場可編程門陣列FPGA集成度高，結構靈活，設計方法多樣，開發(fā)周期短，調試方便，修改容易，采用FPGA較好地實現(xiàn)了串行數(shù)據(jù)的通信功能，并對數(shù)據(jù)作了一定的處理，本設計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設計電路進行功能擴展，以滿足更高的要求。

標簽： FPGA CRC 串行通信實現(xiàn)

上傳時間： 2013-04-24

上傳用戶：Altman
自適應濾波器算法設計及其FPGA實現(xiàn)

自適應濾波器是智能天線技術中核心部分-自適應波束成形器的關鍵技術，算法的高效穩(wěn)定性及硬件時鐘速率的快慢是判斷波束成形器性能優(yōu)劣的主要標準。首先選取工程領域最常用的自適應橫向LMS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應濾波器的輸出信號與主通道噪聲信號的等效關系，得到濾波器最佳自適應參數(shù)的方法。并分析了在平穩(wěn)和非平穩(wěn)環(huán)境噪聲下，濾波器的收斂速度、權系數(shù)穩(wěn)定性、跟蹤輸入信號的能力和信噪比的改善等特性。在分析梯度自適應格型算法的基礎上，提出利用最佳反射系數(shù)的收斂性和穩(wěn)定性，得到了梯度自適應格型濾波器的定步長改進方法；并以改進的梯度自適應格型和線性組合器組成梯度自適應格型聯(lián)合處理算法，在同樣環(huán)境噪聲下，相比自適應橫向LMS算法，其各項性能指標都得到了極大地改善，而且有利于節(jié)省硬件資源。設計了自適應橫向LMS濾波器和梯度自適應格型聯(lián)合處理濾波器的電路模型，并用馳豫超前技術對兩類濾波器進行了流水線優(yōu)化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設計與仿真實現(xiàn)。并以FPGA實現(xiàn)的3節(jié)梯度自適應格型聯(lián)合處理器為核心，設計了一種TD-SCDMA系統(tǒng)的自適應波束成形器，分析表明可以很好地利用系統(tǒng)提供的參考信號對下行波束進行自適應成形。

標簽： FPGA 自適應濾波器算法設計

上傳時間： 2013-07-16

上傳用戶：xyipie
改進的圖像自嵌入水印算法及其MATLAB實現(xiàn)

提出通過對分塊圖像的DCT 系數(shù)進行動態(tài)范圍壓縮來改進傳統(tǒng)的基于DCT 變換的圖像自嵌入水印算法，并結合灰度變換函數(shù)與JPEG 標準量化表重新設計了DCT 系數(shù)碼長分配表，大幅度提升了量化過程保留的圖

標簽： MATLAB 圖像水印算法

上傳時間： 2013-07-28

上傳用戶：小鵬
自適應回波消除器研究及其FPGA實現(xiàn)

回波消除器廣泛應用于公用電話交換網(wǎng)(PSTN)、移動通信系統(tǒng)和視頻電話會議系統(tǒng)等多種語音通信領域。在PSTN系統(tǒng)中，由于線路阻抗不匹配，遠端語音信號通過混合線圈時產(chǎn)生一定泄漏，一部分信號又傳回遠端，產(chǎn)生線路回波，回波的存在會嚴重影響語音通信質量。本文主要針對線路回波進行研究，設計并實現(xiàn)了滿足實用要求的基于FPGA平臺的回波消除器。首先，對回波產(chǎn)生原理和目前幾種常用回波消除算法進行了分析，在研究自適應回波消除器的各個模塊，特別是深入分析各種自適應濾波算法和雙講檢測算法，綜合考慮各種算法的運算復雜度和性能的情況下，這里采用NLMS算法實現(xiàn)自適應回波消除器。針對傳統(tǒng)雙講檢測算法在近端語音幅度較低情況下容易產(chǎn)生誤判的情況，給出一種基于子帶濾波器組的改進雙講檢測算法。本文首先使用C語言實現(xiàn)回波消除器的各個模塊，其中包括自適應濾波器、遠端檢測、雙講檢測、非線性處理和舒適噪聲產(chǎn)生模塊。經(jīng)過仿真測試，相關模塊算法能夠有效提高回波消除器性能。在此基礎上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺上實現(xiàn)各功能模塊，并通過模塊級和系統(tǒng)級功能仿真以及時序仿真驗證，最終在現(xiàn)場可編程門陣列(Field Programmable Gate Arrav，F(xiàn)PGA)平臺上實現(xiàn)回波消除系統(tǒng)。本文詳細闡述了基于FPGA的設計流程與設計方法，并描述了自適應濾波器、基于分布式算法FIR濾波器、除法器和有限狀態(tài)機的設計過程。根據(jù)ITU-T G.168標準提出的測試要求，本文塒基于FPGA設計實現(xiàn)的自適應回波消除系統(tǒng)進行大量主客觀測試。經(jīng)過測試，各項性能指標均達到或超過G.168標準的要求，具有良好的回波消除效果。

標簽： FPGA 回波消除器

上傳時間： 2013-06-18

上傳用戶：qwe1234
自適應環(huán)路濾波器的硬件設計

基于H.264的自適應環(huán)路濾波器的硬件設計與FPGA驗證

標簽： 環(huán)路濾波器硬件設計

上傳時間： 2013-04-24

上傳用戶：372825274
圓陣聲納自適應波束形成原理

波束形成模塊是聲納信號處理系統(tǒng)中的核心部分，其作用為在空域上加強來自某一方向的信號，抑制干擾，同時探測目標的方位。因此，波束形成模塊的研究在水下探測器、水下武器引信等聲納系統(tǒng)中顯得尤為重要。本文基于陣列波束形成的原理對圓陣自適應波束形成展開了比較深入的研究。首先，本文概述了聲納波束形成的研究背景和研究現(xiàn)狀。基于本課題所研究的主動聲納模型，分析了主動聲納信號，提出應用復基帶信號進行波束形成的方案；對接收波束形成的原理和方法進行了比較詳細的推導和論述。其次，本文重點對均勻圓形陣列流形的波束形成作了詳細分析和波束圖函數(shù)推導，并且應用MATLAB軟件進行了仿真分析。然后對LMS自適應算法進行了介紹，由對LMS算法的分析推導了DLMS算法，并對LMS算法和DLMS算法進行了分析，并將DLMS算法應用于均勻圓陣波束形成。仿真結果表明，基于FIR濾波架構的DLMS算法以犧牲部分收斂速度為代價，可獲得高速并行處理能力。DLMS自適應波束形成方法能使目標方向信號加強，同時將干擾信號零陷。最后，本文介紹了基于FPGA的并行度為2的8陣元DLMS自適應波束形成設計思路以及實現(xiàn)方法。系統(tǒng)的整體結構采用了并行處理架構，而在單個支路采用了流水線技術。并應用硬件描述(VHDL)語言在QuartusⅡ4.0環(huán)境下設計了各軟件模塊和功能仿真。

標簽： 聲納自適應波束

上傳時間： 2013-04-24

上傳用戶：moonkoo7
智能天線自適應波束形成算法

智能天線技術是陣列信號處理技術發(fā)展的產(chǎn)物，它可以看作是將一組傳感器按一定的方式放置在空間的不同位置上而構成的陣列，該傳感器陣列將接收到的空間傳播信號經(jīng)過適當?shù)淖赃m應信號處理后，提取所需的信號源和信號的屬性...

標簽： 智能天線自適應波束算法

上傳時間： 2013-05-26

上傳用戶：LYNX

<s id="s2aci"></s>

<nav id="s2aci"><tbody id="s2aci"></tbody></nav><pre id="s2aci"></pre>