數字攝影的興起不可避免地引起了數碼相框的發展,因為僅有不到35%的數碼照片被打印。數碼相框的基本原理就是采用普通相框的造型,把原來相框中間的照片部分換成液晶顯示屏,配上電源,存儲介質等,使得同一個相框內可以循環播放照片,比普通相框的單一顯示功能更有優勢。從2007年開始,數碼相框的市場關注度開始激增。在2008年,數碼相框市場呈現高速發展的態勢,具有極高的潛在市場價值。 本論文以此為出發點,進行數碼相框軟件的開發研究工作。作為一款嵌入式產品,核心部件CPU采用了性能價格比、性能功耗比都很高的ARM架構處理器之中的一款——三星S3C2440A,顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面,Bootloader采用較為成熟的u-boot-1.1.4,Linux內核的版本為2.6.12,系統命令集由busybox構成。利用ARM處理器對Linux系統良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點,進行圖像顯示、音頻播放與文件管理。對于目前大部分數碼相框在圖片瀏覽和文件管理功能上的不足,本設計的圖像顯示功能充分利用了觸摸屏功能,實現了圖像的觸摸式移動,使用戶可以自由的觀看放大后的圖像;文件管理功能則設計成了類似windows的文件瀏覽器,不僅具有豐富的文件管理功能,而且使習慣了windows的廣大用戶可以很快的熟悉此功能,并為將來升級為下一代的細分產品——數碼相冊做好準備。 本設計的核心是基于ARM平臺的系統移植與基于QT的應用程序設計。首先根據系統的總體設計思路選擇合適的硬件組合;然后在此基礎上進行u-boot的移植,嵌入式Linux的移植,QT Embedded/Qtopia的移植,以及最后QT圖形界面的設計。
上傳時間: 2013-04-24
上傳用戶:rockjablew
隨著科學技術的發展與公共安全保障需求的提高,視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H.264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統,在穩定性、功能、成本與擴展性等方面都有著突出的優勢,具有重要的學術意義與實用意義, 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像,采用H.264 編碼算法進行壓縮,并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問,接收編碼數據,使用H.264解碼算法重建圖像并實時顯示,使監控人員有效地掌握現場情況, 在嵌入式圖像服務器設計階段,本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統,采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統,闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計,采用μC/OS-Ⅱ進行多任務的管理與調度, H.264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H.264.標準,規劃編解碼器結構。接著設計了16×16幀內預測算法,并設計宏塊掃描方式,采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式,編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案,針對除拖尾系數之外的非零系數值編碼子算法,實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式,并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證,并進行測試,觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后,本文進行了PC機客戶端設計,使其具有遠程訪問、H.264解碼與實時顯示的功能。同時將H.264 編碼算法程序移植到NiosⅡ中,并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試,構建完整的網絡視頻監控系統, 實驗結果表明,本系統視頻壓縮率高,監控圖像質量良好,充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點,發展前景十分廣闊。
上傳時間: 2013-08-03
上傳用戶:88mao
本文對16QAM基帶Modem的FPGA芯片設計進行了研究與論述.首先介紹了16QAM調制的原理和16QAM基帶Modem的FPGA芯片總體設計,以及一些FPGA設計的基本原則.接著介紹了高性能濾波器的FPGA設計方法,并采用多相結構濾波器和分布式算法(DA)設計了發送端平方根升余弦滾降濾波器.然后介紹了自適應盲均衡器的設計,該均衡器是一個復數結構的橫向濾波器,采用復用抽頭的結構來節省資源,本文對自適應均衡器的核心運算單元-采用booth編碼算法設計的高性能乘累加(MAC)運算單元進行了詳細描述.接下來介紹了載波恢復環路的FPGA設計,這是一個數字二階鎖相環,本文推導了數字二階鎖相環和模擬二階鎖相環的對應關系.DD相位檢測算法中的反正切函數tan
上傳時間: 2013-04-24
上傳用戶:dajin
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上,對比分析了幾種多用戶檢測算法的性能,給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾,給出了融合多用戶檢測與分集合并技術的接收機結構。 接著,針對WCDMA反向鏈路信道結構,介紹了擴頻使用的OVSF碼和擾碼,分析了擾碼的延時自相關特性和互相關特性,指出了存在多址干擾和多徑干擾的根源。在此基礎上,給出了解相關檢測器的數學公式推導和結構框圖,并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消,需要對用戶信號重構,因此具有較高的復雜度。在解相關檢測器的基礎上,衍生出符號級上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值,并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后,介紹了WCDMA系統移動臺解復用技術的硬件實現,在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間: 2013-07-29
上傳用戶:jiangxin1234
微電子技術的發展,特別是可編程邏輯器件的產生加速了電子設計技術的發展,現代電子設計技術的核心日趨轉向基于計算機的電子設計自動化技術,即EDA技術。EDA技術采用的自頂向下設計流程代替了原有的自下而上設計流程,縮短了集成電路的開發周期,節省了開發費用,促進了集成電路的發展。布局布線是計算機設計自動化的一個重要環節,也是計算機輔助設計的一個重要課題,其性能的好壞直接影響到電子設計自動化技術的可靠性。 本文首先介紹了布局布線前的背景知識,然后對學術上成熟的VPR布局布線工具所采用的算法進行了闡述,分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法,最后重點研究了自動布線算法,并作出了以下改進;根據FPGA布線算法的需要對雙向啟發式搜索算法進行了相應的理論分析及改進;基于VPR實現了網線遞增排序方法,并與網線遞減排序進行了比較;在原有的時序驅動布線啟發式函數中引入了面積約束條件以節約FPGA布線的面積。 通過對測試數據的分析比較,發現:引入雙向啟發式搜索算法能大大增加布線拆線的速度;遞增有序比遞減有序布線減少了運行時間;時序驅動布線算法中引入面積約束后,大大減少了布線面積。
上傳時間: 2013-07-17
上傳用戶:yxgi5
加密算法一直在信息安全領域起著無可替代的作用,它直接影響著國家的未來和發展.隨著密碼分析水平、芯片處理能力和計算技術的不斷進步,原有的數據加密標準(DES)算法及其變形的安全強度已經難以適應新的安全需要,其實現速度、代碼大小和跨平臺性均難以繼續滿足新的應用需求.在未來的20年內,高級加密標準(AES)將替代DES成為新的數據加密標準.高級加密標準算法是采用對稱密鑰密碼實現的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環境的適應性強,性能穩定,密鑰建立時間優良,密鑰靈活性強.存儲需求量低,即使在空間有限的環境使用也具備良好的性能.在分析高級加密標準算法原理的基礎上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結構和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結構的實現原理,重點論述了基本體系結構、循環展開結構、內部流水線結構、外部流水線結構、混合流水線結構及資源共享結構等.最后在XILINX公司XC2S300E芯片的基礎上,采用自頂向下設計思想,論述了高級加密標準算法的FPGA設計方法,提出了具體模塊劃分方法并對各個模塊的實現進行了詳細論述.圈變換采用內部流水線結構,多個圈變換采用資源共享結構,密鑰調度與加密運算并行執行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應性.
上傳時間: 2013-06-20
上傳用戶:fairy0212
本文從AES的算法原理和基于ARM核嵌入式系統的開發著手,研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點,對AES算法進行了優化設計,提出了從AES算法本身和其結構兩個方面進行優化的方法,在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計;在密鑰擴展上的優化設計是采用內部擴展,即在進行每一輪的運算過程的同時算出下一輪的密鑰,并把下一輪的密鑰暫存在SRAM里,使得密鑰擴展與加/解密運算并行執行;加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作,同時為了使加密代碼在解密代碼中可重用,節省硬件資源,在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計,基于ARM核嵌入式系統的ADS開發環境,提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案,總結了基于ARM下的高效編程技巧及混合接口規則,在集成開發環境下對算法進行了實現,分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果,并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法,使算法具有較高的加密速度。
上傳時間: 2013-04-24
上傳用戶:liansi
GPS技術在導航、定位及精確打擊等方面產生了重要影響,已經廣泛地應用在各種武器平臺上。但是,在干擾環境下也顯現出許多問題。由于其到達地球表面的信號極其微弱(-160dBW),在現在復雜的電磁環境中容易受到干擾,尤其是C/A碼信號更易受到干擾,并且隨著導航戰的發展對GPS的抗干擾已成為爭取導航資源的有效措施。因此,研究干擾環境下的GPS接收機設計具有重要意義。 本文首先簡要介紹了GPS信號的結構及構成,通過對GPS信號特征以及接收機抗干擾能力的分析,結合干擾對接收機的作用方式及效果,確定GPS最易受的干擾類型為阻塞式干擾,然后針對這種干擾類型提出了一種有效的抗干擾技術-----自適應調零天線技術。接下來,著重研究了GPS接收機在此抗干擾技術前提下的若干抗干擾方法,并對其進行了詳細的分析和討論。 研究過程中,通過對最佳化準則和空域自適應濾波的理解,首先對不同天線陣列結構進行了性能仿真和比較分析,然后在對稱圓形天線陣列的基礎上對空域自適應算法進行了仿真分析,針對其自由度有限的問題接著對空時濾波方法做了詳細討論,在7元對稱圓形陣列的基礎上仿真說明了二者各自的優缺點。考慮到實際的干擾環境和本課題研究的初期階段,因此選用了適合本課題干擾環境的空域濾波方法,并對其自適應算法進行了適當的改進,使得其抗干擾性能獲得了一定程度的改善。 最后,詳細說明了該接收機抗干擾模塊的FPGA實現原理。詳細給出了頂層及各子模塊的設計流程與RTL視圖,實驗結果驗證了該算法的有效性。
上傳時間: 2013-06-03
上傳用戶:xfbs821
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準,簡稱H.264。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大的提高,并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標準不同,它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率,但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上,確定了并行編碼的CAVLC編碼器結構框圖,并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個功能模塊進行了優化設計,這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后,用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述,用EDA軟件對其主要功能模塊進行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求,為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間: 2013-06-04
上傳用戶:libenshu01
擴頻通信是一種性能優異的通信方式,自其誕生之日起就受到了業內人士的廣泛關注。本文以DS/SS接收機為基礎,圍繞相關的理論和技術,開展了載波跟蹤技術FPGA實現的研究。 論文首先綜述了課題的來源、背景和意義,闡述了DS/SS接收系統前端處理模塊和信號處理模塊的結構,指出了本課題的關鍵技術。與此同時,作者在參考了大量國內外有關文獻的基礎上,深入研究了四相鑒頻、自動頻率跟蹤鑒頻以及反正切鑒相等載波跟蹤鑒頻、鑒相算法,并根據這些理論設計了FLL與PLL相結合的載波跟蹤策略,完成了CPAFC和Costas環路仿真和性能分析。 其次,論文對載波跟蹤環路的硬件電路進行了設計,其中包括基帶信號處理的混頻、相關和積分清洗模塊,誤差量的提取和控制模塊,以及本地載波的產生模塊等,并在Altera公司的Stratix系列芯片----EP1S808956C6上對每個組成模塊進行了功能和時序上的仿真與實現,之后對系統各模塊進行了集成,解決了系統實現的同步問題。 最后,論文對系統作了實驗總結與分析,包括板級驗證總結與分析、接收機載波跟蹤性能分析,以及對載波同步技術的總結和展望。
上傳時間: 2013-04-24
上傳用戶:qazwsxedc