關(guān)于半橋或全橋自舉式浮動(dòng)?xùn)艠O驅(qū)動(dòng)的四個(gè)中文文檔，為飛兆和IR公司技術(shù)文檔，介紹了自舉電路元件的選取及實(shí)際問題解決?？蓮钠涔倬W(wǎng)中下載。這里集合上傳~
標(biāo)簽： 驅(qū)動(dòng)
上傳時(shí)間： 2013-07-30
上傳用戶：碉堡1234
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測(cè)，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢(shì)。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級(jí)和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測(cè)算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測(cè)系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺(tái)上，達(dá)到實(shí)時(shí)的檢測(cè)效果。本文工作和成果可以具體描述如下： 1. 算法分析：對(duì)于人臉檢測(cè)算法，首先確保的是檢測(cè)率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測(cè)方法。算法中較多的是積分圖的特征值計(jì)算，這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對(duì)檢測(cè)算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場(chǎng)可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對(duì)算法進(jìn)行細(xì)致的劃分，實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對(duì)數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對(duì)尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測(cè)用的級(jí)聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對(duì)系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明，在視頻輸入輸出接入的同時(shí)，人臉檢測(cè)能夠達(dá)到17fps的檢測(cè)速度，并且獲得了很好的檢測(cè)率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-01
上傳用戶：84425894
在仿真環(huán)境下實(shí)現(xiàn)TMS320C6000系列DSP的程序自引導(dǎo)
上傳時(shí)間： 2013-08-03
上傳用戶：tdyoung
本文講述了一種運(yùn)用于功率型MOSFET 和IGBT 設(shè)計(jì)性能自舉式柵極驅(qū)動(dòng)電路的系統(tǒng)方法，適用于高頻率，大功率及高效率的開關(guān)應(yīng)用場(chǎng)合。不同經(jīng)驗(yàn)的電力電子工程師們都能從中獲益。在大多數(shù)開關(guān)應(yīng)用中
標(biāo)簽： 6076 AN 高電壓 柵極驅(qū)動(dòng)器IC
上傳時(shí)間： 2013-04-24
上傳用戶：520
自適應(yīng)濾波器是統(tǒng)計(jì)信號(hào)處理的一個(gè)重要組成部分。在實(shí)際應(yīng)用中，由于沒有充足的信息來設(shè)計(jì)固定系數(shù)的數(shù)字濾波器，或者設(shè)計(jì)規(guī)則會(huì)在濾波器正常運(yùn)行時(shí)改變，因此我們需要研究自適應(yīng)濾波器。凡是需要處理未知統(tǒng)計(jì)環(huán)境下運(yùn)算結(jié)果所產(chǎn)生的信號(hào)或需要處理非平穩(wěn)信號(hào)時(shí)，自適應(yīng)濾波器可以提供一種吸引人的解決方法，而且其性能通常遠(yuǎn)優(yōu)于用常規(guī)方法設(shè)計(jì)的固定濾波器。此外，自適應(yīng)濾波器還能提供非自適應(yīng)方法所不可能提供的新的信號(hào)處理能力。 本論文從自適應(yīng)濾波器研究的重要意義入手，介紹了線性自適應(yīng)濾波器的基本原理、算法及設(shè)計(jì)方法，對(duì)幾種基于最小均方誤差準(zhǔn)則或最小平方誤差準(zhǔn)則的自適應(yīng)濾波器算法進(jìn)行研究，最終基于一改近的LMS算法設(shè)計(jì)復(fù)數(shù)自適應(yīng)濾波器，并以VHDL語言編寫在maxplus平臺(tái)上進(jìn)行仿真測(cè)試。
標(biāo)簽： FPGA 自適應(yīng)濾波器
上傳時(shí)間： 2013-07-11
上傳用戶：W51631
自適應(yīng)濾波器的硬件實(shí)現(xiàn)一直是自適應(yīng)信號(hào)處理領(lǐng)域研究的熱點(diǎn)。隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)功能越來越強(qiáng)大，對(duì)器件的響應(yīng)速度也提出更高的要求。 本文針對(duì)用通用DSP 芯片實(shí)現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實(shí)現(xiàn)的自適應(yīng)濾波器開發(fā)效率低的缺點(diǎn)，提出了一種基于DSP Builder系統(tǒng)建模的設(shè)計(jì)方法。以隨機(jī)2FSK信號(hào)作為研究對(duì)象，首先在matlab上編寫了LMS去噪自適應(yīng)濾波器的點(diǎn)M文件，改變自適應(yīng)參數(shù)，進(jìn)行了一系列的仿真，對(duì)算法迭代步長(zhǎng)、濾波器的階數(shù)與收斂速度和濾波精度進(jìn)行了研究，得出了最佳自適應(yīng)參數(shù)，即迭代步長(zhǎng)μ=0.0057，濾波器階數(shù)m=8，為硬件實(shí)現(xiàn)提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號(hào)去噪自適應(yīng)濾波器的模型，結(jié)合多種EDA工具，在EPFlOKl00EQC208-1器件上設(shè)計(jì)出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器，其速度是文獻(xiàn)[3]通過編寫底層VHDL代碼設(shè)計(jì)的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多，是文獻(xiàn)[50]采用DSP通用處理器TMS320C54X設(shè)計(jì)的8階自適應(yīng)濾波器處理速度25倍多，開發(fā)效率和器件性能都得到了大大地提高，這種全新的設(shè)計(jì)理念與設(shè)計(jì)方法是EDA技術(shù)的前沿與發(fā)展方向。 最后，采用異步FIFO技術(shù)，設(shè)計(jì)了高速采樣自適應(yīng)濾波系統(tǒng)，完成了對(duì)雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制，在QuartusⅡ上進(jìn)行了仿真，給出了系統(tǒng)硬件實(shí)現(xiàn)的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。
標(biāo)簽： FPGA 高速采樣 自適應(yīng)濾波
上傳時(shí)間： 2013-06-01
上傳用戶：ynwbosss
激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手，重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR)，通過分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器，而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)Ｓ眉呻娐?ASIC)來完成，這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約，同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此，本文研究了采用現(xiàn)場(chǎng)可編程門陣列(FPGA)來實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能，基本解決了以上存在的問題。 論文通過對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析，對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊，在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件，借助其用戶可編程特性及很高的內(nèi)部時(shí)鐘頻率，設(shè)計(jì)了專用于BSTPLR的高速高精度計(jì)數(shù)芯片，負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來實(shí)現(xiàn)。系統(tǒng)可以通過鍵盤預(yù)置門控信號(hào)的寬度以均衡測(cè)量的精度和速度，測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿足設(shè)計(jì)要求。
標(biāo)簽： FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-06-02
上傳用戶：
07電子設(shè)計(jì)大賽論文 2007年全國電子設(shè)計(jì)大賽論文（A~J題）
標(biāo)簽： 2007 全國電子 設(shè)計(jì)大賽 論文
上傳時(shí)間： 2013-05-26
上傳用戶：qoovoop
開關(guān)磁阻電機(jī)驅(qū)動(dòng)系統(tǒng)(SRD)是一種新型交流驅(qū)動(dòng)系統(tǒng),以結(jié)構(gòu)簡(jiǎn)單、堅(jiān)固耐用、成本低廉、控制參數(shù)多、控制方法靈活、可得到各種所需的機(jī)械特性,而備受矚目,應(yīng)用日益廣泛.并且SRD在寬廣的調(diào)速范圍內(nèi)均具有較高的效率,這一點(diǎn)是其它調(diào)速系統(tǒng)所不可比擬的.但開關(guān)磁阻電機(jī)(SRM)的振動(dòng)與噪聲比較大,這影響了SRD在許多領(lǐng)域的應(yīng)用.本文針對(duì)上述問題進(jìn)行了研究,提出了一種新型齒極結(jié)構(gòu),可有效降低開關(guān)磁阻電機(jī)的振動(dòng)與噪聲.通過電磁場(chǎng)有限元計(jì)算可看出,在新型齒極結(jié)構(gòu)下,導(dǎo)致開關(guān)磁阻電機(jī)振動(dòng)與噪聲的徑向力大為減小,尤其是當(dāng)轉(zhuǎn)子極相對(duì)定子極位于關(guān)斷位置時(shí),徑向力大幅度地減小,并改善了徑向力沿定子圓周的分布,使其波動(dòng)減小,從而減小了定子鐵心的變形與振動(dòng),進(jìn)而降低了開關(guān)磁阻電機(jī)的噪聲.靜態(tài)轉(zhuǎn)矩因轉(zhuǎn)子極開槽也略微減小,但對(duì)電機(jī)的效率影響不大.開關(guān)磁阻電機(jī)因磁路的飽和導(dǎo)致參數(shù)的非線性,又因在不同控制方式下是變結(jié)構(gòu)的.這使得開關(guān)磁阻電機(jī)的控制非常困難.經(jīng)典的線性控制方法如PI、PID等方法用于開關(guān)磁阻電機(jī)的控制,效果不好.其它的控制方法如滑模變結(jié)構(gòu)控制、狀態(tài)空間控制方法等可取得較好的控制效果但大都比較復(fù)雜,實(shí)現(xiàn)起來比較困難.而智能控制方法如模糊控制本身為一種非線性控制方法,對(duì)于非線性、變結(jié)構(gòu)、時(shí)變的被控對(duì)象均可取得較好的控制效果且不需知道被控對(duì)象的數(shù)學(xué)模型,這對(duì)于很難精確建模的開關(guān)磁阻電機(jī)來說尤其適用.同時(shí),模糊控制實(shí)現(xiàn)比較容易.但對(duì)于變參數(shù)、變結(jié)構(gòu)的開關(guān)磁阻電機(jī)來說固定參數(shù)的模糊控制在不同條件下其控制效果難以達(dá)到最優(yōu).為取得最優(yōu)的控制效果,該文采用帶修正因子的自組織模糊控制器,采用單純形加速優(yōu)化算法通過在線調(diào)整參數(shù),達(dá)到了較好的控制效果.仿真結(jié)果證明了這一點(diǎn).
標(biāo)簽： 開關(guān)磁阻電機(jī) 自組織 模糊控制
上傳時(shí)間： 2013-05-16
上傳用戶：大三三
本文深入研究了Nios 自定制指令的軟硬件接口，基于Altera 的IP 核FFT V2.2.0實(shí)現(xiàn)了變換長(zhǎng)度為1024 點(diǎn)的高速復(fù)數(shù)FFT 算法，提出了一種在Nios 嵌入式系統(tǒng)中定制用戶FFT 算
上傳時(shí)間： 2013-04-24
上傳用戶：hfmm633
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
