解壓內容：ACE自適配通信環境（代序）.pdf ACE的目標用戶是高性能和實時通信服務和應用的開發者。它簡化了使用進程間通信、事件多路分離、顯式動態鏈接和并發的OO網絡應用和服務的開發。此外，通過服務在運行時與應用的動態鏈接，ACE使系統的配置和重配置得以自動化。
標簽： ACE 服務 解壓
上傳時間： 2015-05-21
上傳用戶：royzhangsz
中文版Verilog HDL簡明教程 第1章 簡介 第2章 HDL指南 第3章 Verilog語言要素 第4章 表 達 式 第5章 門電平模型化
標簽： Verilog HDL 簡明教程 電平
上傳時間： 2015-05-22
上傳用戶：無聊來刷下
設計VHDL24小時的時鐘，去除了按鍵彈跳現象
標簽： VHDL 24
上傳時間： 2013-12-23
上傳用戶：hzy5825468
1、說明： 本書中所有的常用數值算法子過程按書中的章數分別放在以C開頭的子目錄中。 所有這些為驗證上述子過程而編的驗證過程按書中的章數分別放在以D開頭的子目錄中。 所有為驗證過程而做的工程，按書中的章數分別放在以V開頭的子目錄中。 2、使用： 1）最簡單的做法是若D盤有大于50M的空間，讀者只須將光盤上的子目錄“DELPHI_SHU”
標簽： 子過程 分 目錄 數值算法
上傳用戶：sy_jiadeyi
Oracle9iデータベース物理設計方針表領域編
標簽： Oracle9i 物理
上傳時間： 2015-05-23
上傳用戶：liansi
PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: 為確保產品之製造性, R&D在設計階段必須遵循Layout相關規範, 以利製造單位能順利生產, 確保產品良率, 降低因設計而重工之浪費.
標簽： Layout 1.70 Rule PCB
上傳用戶：it男一枚
可預設式全自動智能洗衣機設計，主要用單片機實現洗衣控制過程，用外圍電路來模擬操作和顯示洗衣過程
標簽： 全自動 洗衣機
上傳時間： 2014-01-26
上傳用戶：cooran
一個不錯的逆波蘭式 解釋如何利用 逆波蘭式 把 中序表達式 裝進一個 隊列 或者堆棧 里面
標簽： 如何利用 堆棧 表達式 隊列
上傳用戶：tianyi223
計算是這年的的第幾天（判斷閏年）能判斷月份是否輸入錯誤,如果是閏年還能計算2月份的日期輸入是否過界!算法還算不錯!
標簽： 計算 輸入 算法 錯誤
上傳時間： 2015-05-25
上傳用戶：sevenbestfei
是一個應用高斯投影面進行正算反算的大地程序，對于地球學科的人有很大的幫助。
標簽： 高斯 投影 正 程序
上傳時間： 2015-05-28
上傳用戶：moshushi0009
蟲蟲下載站版權所有 京ICP備2021023401號-1
