A test problem generator for non-stationary environments,Branke J的MovingPeak問(wèn)題
標(biāo)簽： non-stationary environments MovingPeak generator
上傳時(shí)間： 2014-12-20
上傳用戶(hù)：秦莞爾w
Chan T. and Shen J., Image Processing and Analysis (2005,400pp)一本圖像處理的書(shū)~很有意思，臺(tái)灣的人寫(xiě)的
標(biāo)簽： T. Processing and Analysis
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：dianxin61
一個(gè)計(jì)算機(jī)系教授的上課講義 主要是教導(dǎo)學(xué)生使用C語(yǔ)言編寫(xiě)程序
標(biāo)簽： 程序
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：lijianyu172
《Java手機(jī)程式設(shè)計(jì)入門(mén)》／王森 書(shū)號(hào)：29014 頁(yè)數(shù)：約 492 頁(yè) ISBN：957-200-527-8 出版日期：2001年08月25日 出版廠商：知城數(shù)位科技股份有限公司 訂價(jià)：380 第一章 Java 2 Micro Edition概論陣 第二章 Java程式設(shè)計(jì)簡(jiǎn)介陣 第三章 撰寫(xiě)您的第一個(gè)手機(jī)程式陣 第四章 在實(shí)體機(jī)器上執(zhí)行MIDlet陣 第五章 J2ME Wireless Toolkit陣 第六章 Motorola A6288手機(jī)程式開(kāi)發(fā)陣 第七章 JBuilder MobileSet陣 第八章 MIDP for Palm 第九章 MIDlet的事件處理陣 第十章 MIDP圖形使用者介面程式設(shè)計(jì)陣 第十一章 MIDP圖形處理陣 第十二章 MIDP資料庫(kù)程式設(shè)計(jì)陣 第十三章 MIDP網(wǎng)路程式設(shè)計(jì)陣 附錄A MID其他參考資源總整理陣 附錄B Motorola J2ME SDK
標(biāo)簽： 29014 Java 2001 ISBN
上傳時(shí)間： 2016-12-01
上傳用戶(hù)：coeus
8*18標(biāo)準(zhǔn)鍵盤(pán)應(yīng)用程式, 其中包含: 按鍵輸入 固定時(shí)間輸出按鍵值給主機(jī). 燈號(hào)輸出 主機(jī)會(huì)送出燈號(hào)資料 給裝置, 有變化才有輸出.
標(biāo)簽： 1048715 63934 18 鍵盤(pán)
上傳時(shí)間： 2013-12-16
上傳用戶(hù)：hj_18
標(biāo)準(zhǔn)滑 鼠應(yīng)用程式, 其中包含: X, Y座標(biāo)輸入 固定時(shí)間輸出X,Y座標(biāo)值給主機(jī). 按鍵輸入 固定時(shí)間輸出按鍵值給主機(jī).
上傳時(shí)間： 2013-12-21
上傳用戶(hù)：aeiouetla
應(yīng)用程式可將et44主機(jī)讀 取的圖檔存入展示板的Flash記憶體上, 也可讀 取Flash內(nèi)的圖檔顯示在主機(jī)LCD上.
上傳時(shí)間： 2016-12-02
上傳用戶(hù)：皇族傳媒
用Delphi6寫(xiě)的演示在程序中如何設(shè)定富于個(gè)性的熱鍵,例如F+J.
上傳時(shí)間： 2016-12-02
上傳用戶(hù)：luke5347
基于ARM 微控制器配置FPGA 的實(shí)現(xiàn) 摘 要:介紹了基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX XC2S150PQ208 FPGA 的實(shí)現(xiàn)過(guò)程。這是一種靈活和經(jīng)濟(jì)的FPGA 的配置方法。介紹了ISP 和J TAG 的原 理、系統(tǒng)實(shí)現(xiàn)的流程、硬件電路設(shè)計(jì)、J TAG 驅(qū)動(dòng)算法的實(shí)現(xiàn)和配置時(shí)間的測(cè)試結(jié)果。
標(biāo)簽： FPGA ARM XILINX ATMEL
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：chenxichenyue
FSCQ1565RP J TAG驅(qū)動(dòng)算法是MCU 以J TAG模式配置FPGA 的關(guān) 鍵。算法調(diào)用SVF 配置文件,解釋其中的語(yǔ)法規(guī)范,生成嚴(yán) 格的TAP 總線(xiàn)時(shí)序,驅(qū)動(dòng)MCU 的通用I/ O 管腳來(lái)完成對(duì) FPGA 的配置。其中TAP 時(shí)序是算法設(shè)計(jì)和實(shí)現(xiàn)調(diào)試的一 個(gè)主要方面,時(shí)序關(guān)系[ 2 ]如圖3 所示。
上傳時(shí)間： 2016-12-06
上傳用戶(hù)：zhaoq123
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
