風(fēng)機的耗電量占全國總發(fā)電量的40﹪左右，是全國耗電最大的工業(yè)裝備，而且運行效率比國外低10﹪～30﹪。因此在風(fēng)機(及水泵)上實行節(jié)能、節(jié)電、降耗是一個緊迫的任務(wù)，對緩解我國電能的供需矛盾、推進(jìn)我國現(xiàn)代化建設(shè)、縮小我國和發(fā)達(dá)國家的差距具有非常現(xiàn)實和深遠(yuǎn)的意義。 小型風(fēng)機(1～10千瓦)特點是：單臺的耗電量很小，但是數(shù)量巨大，因此降低這些小型風(fēng)機的耗電量同樣具有十分深遠(yuǎn)的經(jīng)濟(jì)意義。但在這一領(lǐng)域的節(jié)能研究一直未能得到充分重視。 本論文提出一種用于驅(qū)動小功率風(fēng)機的永磁無刷直流電機，通過調(diào)速調(diào)節(jié)風(fēng)量從而達(dá)到節(jié)能的目的。永磁無刷直流電機是近年隨著電力電子技術(shù)和永磁材料的進(jìn)步而迅速發(fā)展起來的一種新型電機。它用一套電子換向裝置代替了有刷直流電動機的機械換向裝置，即克服了有刷直流電動機機械換向帶來的一系列缺點，又具備直流電動機運行效率高、無勵磁損耗以及調(diào)速性能好等諸多特點，因此在各個領(lǐng)域中得到了廣泛應(yīng)用。 本論文從永磁材料、磁體結(jié)構(gòu)、充磁方式、繞組分布、極弧系數(shù)等方面分析了風(fēng)機外轉(zhuǎn)子永磁無刷直流電機的設(shè)計要求，給出永磁無刷直流電機結(jié)構(gòu)、原理及一般設(shè)計要求；根據(jù)風(fēng)機電機的驅(qū)動要求，設(shè)計制造外轉(zhuǎn)子風(fēng)機用鐵氧體永磁無刷直流電機樣機；針對風(fēng)機用電機驅(qū)動系統(tǒng)的調(diào)速及各種保護(hù)要求，基于降低成本的原則，設(shè)計制造永磁無刷直流電機的驅(qū)動系統(tǒng)。這一設(shè)計為基于專用集成芯片的小功率無刷直流電機的調(diào)速控制系統(tǒng)，并進(jìn)行了試制、調(diào)試及試驗。實驗表明了系統(tǒng)具有簡單和優(yōu)越的控制性能，適于小功率無刷直流電機的控制。 樣機實測數(shù)據(jù)表明外轉(zhuǎn)子永磁無刷直流電機用于驅(qū)動小功率風(fēng)機具有良好的性能、較低的成本，具有進(jìn)行產(chǎn)業(yè)化生產(chǎn)的優(yōu)勢。
標(biāo)簽： 無刷直流電機 驅(qū)動系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：sunzhp
時鐘日歷芯片PCF8563的應(yīng)用程序（C語言）。
標(biāo)簽： 8563 PCF 時鐘日歷
上傳時間： 2013-07-25
上傳用戶：mh_zhaohy
電源是電子設(shè)備的重要組成部分，其性能的優(yōu)劣直接影響著電子設(shè)備的穩(wěn)定性和可靠性。隨著電子技術(shù)的發(fā)展，電子設(shè)備的種類越來越多，其對電源的要求也更加靈活多樣，因此如何很好的解決系統(tǒng)的電源問題已經(jīng)成為了系統(tǒng)成敗的關(guān)鍵因素。 本論文研究選取了BICMOS工藝，具有功耗低、集成度高、驅(qū)動能力強等優(yōu)點。根據(jù)電流模式的PWM控制原理，研究設(shè)計了一款基于BICMOS工藝的雙相DC-DC電源管理芯片。本電源管理芯片自動控制兩路單獨的轉(zhuǎn)換器工作，兩相結(jié)構(gòu)能提供大的輸出電流，但是在開關(guān)上的功耗卻很低。芯片能夠精確的調(diào)整CPU核心電壓，對稱不同通道之間的電流。本電源管理芯片單獨檢測每一通道上的電流，以精確的獲得每個通道上的電流信息，從而更好的進(jìn)行電流對稱以及電路的保護(hù)。 文中對該DC-DC電源管理芯片的主要功能模塊，如振蕩器電路、鋸齒波發(fā)生電路、比較器電路、平均電流電路、電流檢測電路等進(jìn)行了設(shè)計并給出了仿真驗證結(jié)果。該芯片只需外接少數(shù)元件就可構(gòu)成一個高性能的雙相DC-DC開關(guān)電源，可廣泛應(yīng)用于CPU供電系統(tǒng)等。 通過應(yīng)用Hspice軟件對該變換器芯片的主要模塊電路進(jìn)行仿真，驗證了設(shè)計方案和理論分析的可行性和正確性，同時在芯片模塊電路設(shè)計的基礎(chǔ)上，應(yīng)用0.8μmBICMOS工藝設(shè)計規(guī)則完成了芯片主要模塊的版圖繪制，編寫了DRC、LVS文件并驗證了版圖的正確性。所設(shè)計的基于BICMOS工藝的DC-DC電源管理芯片的均流控制電路達(dá)到了預(yù)期的要求。
標(biāo)簽： DC-DC 雙相 分
上傳時間： 2013-06-06
上傳用戶：dbs012280
射頻基站芯片F(xiàn)M1722應(yīng)用設(shè)計.................
標(biāo)簽： 1722 FM 射頻
上傳時間： 2013-06-16
上傳用戶：cxl274287265
RFID 低頻基站芯片開發(fā)及應(yīng)用文檔 方便開發(fā)
標(biāo)簽： U2270B 射頻卡 基站芯片
上傳時間： 2013-05-15
上傳用戶：qiao8960
隨著中國二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個行業(yè)，具有自主知識產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機的研究與設(shè)計是該領(lǐng)域的一個研究熱點。在接收機的設(shè)計中，對于成熟技術(shù)將利用ASIC芯片進(jìn)行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術(shù)，特別是在需要利用接收機平臺進(jìn)行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進(jìn)行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進(jìn)行了其中一個捕獲通道的設(shè)計和實現(xiàn)。 GPS信號捕獲時間是影響GPS接收機性能的一個關(guān)鍵因素，尤其是在高動態(tài)和實時性要求高的應(yīng)用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進(jìn)行總體功能劃分和結(jié)構(gòu)設(shè)計，并采用自底向上的方法對系統(tǒng)進(jìn)行功能實現(xiàn)和驗證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計制作了GPS中頻信號產(chǎn)生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。 本課題主要是基于采樣率變換和FFT實現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進(jìn)行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設(shè)計時，合理地采用FPGA設(shè)計思想與技巧優(yōu)化系統(tǒng)。基于實用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個模塊的實現(xiàn)原理、實現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達(dá)到降低系統(tǒng)硬件資源，能夠快速、高效地實現(xiàn)對GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國家863課題“利用多徑信號提高GNSS接收機性能的新技術(shù)研究”中關(guān)于接收機信號捕獲算法的一部分，對接收機的設(shè)計具有一定的參考價值。
標(biāo)簽： GPSCA FPGA FFT
上傳時間： 2013-07-22
上傳用戶：user08x
s3c2440芯片中文手冊，不要錯過呀，好東西，想要的速度下載
標(biāo)簽： s3c2440 芯片
上傳用戶：abc123456.
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進(jìn)和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳用戶：shawvi
SATA接口是新一代的硬盤串行接口標(biāo)準(zhǔn)，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢。SATA2．0是SATA的第二代標(biāo)準(zhǔn)，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達(dá)3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復(fù)用器、交錯啟動等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時需要實時處理大量的數(shù)據(jù)，所以對硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進(jìn)行設(shè)計和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對系統(tǒng)設(shè)計中各個層次中涉及的關(guān)鍵問題進(jìn)行了闡述。其次，本論文對ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析，并針對設(shè)計中涉及的命令和對其做出的修改進(jìn)行了說明。接著，本論文對SATA2．0加解密控制芯片的系統(tǒng)設(shè)計進(jìn)行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計中的難點問題并給出解決問題的方法。然后，對系統(tǒng)數(shù)據(jù)通路的各個模塊的設(shè)計和實現(xiàn)進(jìn)行詳盡的闡述，并給出各個模塊的驗證結(jié)果。最后，本文簡要的介紹了驗證平臺搭建和測試環(huán)境、測試方法等問題，并分析測試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測試，目前工作正常，性能良好，已經(jīng)達(dá)到項目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計與實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價值。
標(biāo)簽： SATA FPGA 2.0
上傳用戶：JIUSHICHEN
51單片機綜合學(xué)習(xí)系統(tǒng) STC芯片燒寫軟件
標(biāo)簽： STC 芯片燒寫 軟件
上傳用戶：akk13
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
