我公司開(kāi)發(fā)小家電常用的芯片列表，用在腳浴盆控制板，LED控制板，咖啡機(jī)，果汁機(jī)，電話(huà)機(jī)，對(duì)講機(jī)，安防設(shè)備，工礦燈等
上傳時(shí)間： 2013-07-03
上傳用戶(hù)：hjshhyy
隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會(huì)中發(fā)揮著越來(lái)越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場(chǎng)等多個(gè)領(lǐng)域。同時(shí)，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計(jì)了一種基于無(wú)損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時(shí)分復(fù)用和無(wú)損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時(shí)傳輸8路以上視頻信號(hào)。系統(tǒng)在總體設(shè)計(jì)時(shí)，確定了基于FPGA的設(shè)計(jì)方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時(shí)分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線(xiàn)路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無(wú)損壓縮算法，用Verilog語(yǔ)言設(shè)計(jì)了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來(lái)緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線(xiàn)路碼采用CIMT碼，設(shè)計(jì)了編解碼模塊，解碼過(guò)程中，利用數(shù)字鎖相環(huán)來(lái)實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對(duì)FPGA模塊進(jìn)行了功能仿真和時(shí)序仿真，并在Spartan-3E開(kāi)發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時(shí)傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個(gè)領(lǐng)域。 本文將視頻壓縮和線(xiàn)路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢(shì)，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級(jí)等特點(diǎn)。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：gzming
隨著系統(tǒng)芯片(SoC)設(shè)計(jì)復(fù)雜度不斷增加，使得縮短面市時(shí)間的壓力越來(lái)越大。雖然IP核復(fù)用大大減少了SoC的設(shè)計(jì)時(shí)間，但是SoC的驗(yàn)證仍然非常復(fù)雜耗時(shí)。SoC和ASIC的最大不同之處在于它的規(guī)模和復(fù)雜的系統(tǒng)性，除了大量硬件模塊之外，SoC還需要大量的同件和軟件，如操作系統(tǒng)，驅(qū)動(dòng)程序以及應(yīng)用程序等。面對(duì)SoC數(shù)目眾多的硬件模塊，復(fù)雜的嵌入式軟件，由于軟件仿真速度和仿真模犁的局限性，驗(yàn)證往往難以達(dá)到令人滿(mǎn)意的要求，耗費(fèi)了大最的時(shí)間，將給系統(tǒng)芯片的上市帶來(lái)嚴(yán)重的影響。為了減少此類(lèi)情況的發(fā)生，在流樣片之前，進(jìn)行基于FPGA的系統(tǒng)原型驗(yàn)證，即在FPGA上快速地實(shí)現(xiàn)SoC設(shè)計(jì)中的硬件模塊，讓軟件模塊在真正的硬件環(huán)境中高速運(yùn)行，從而實(shí)現(xiàn)SoC設(shè)計(jì)的軟硬件協(xié)同驗(yàn)證。這種方法已經(jīng)成為SoC設(shè)計(jì)流程前期階段常用的驗(yàn)證方法。 在簡(jiǎn)要分析幾種業(yè)內(nèi)常用的驗(yàn)證技術(shù)的基礎(chǔ)上，本文重點(diǎn)闡述了基于FPGA的SoC驗(yàn)證流程與技術(shù)。結(jié)合Mojox數(shù)碼相機(jī)系統(tǒng)芯片(以下簡(jiǎn)稱(chēng)為Mojox SoC)的FPGA原型驗(yàn)證平臺(tái)的設(shè)計(jì)，介紹了Mojox FPGA原型驗(yàn)證平臺(tái)的硬件設(shè)計(jì)過(guò)程和Mojox SoC的FPGA原型實(shí)現(xiàn)，并采用基于模塊的FPGA設(shè)計(jì)實(shí)現(xiàn)方法，加快了原型驗(yàn)證的工作進(jìn)程。 本文還介紹了Mojox SoC中ARM固件和PC應(yīng)用軟件等原型軟件的設(shè)計(jì)實(shí)現(xiàn)以及原型驗(yàn)證平臺(tái)的軟硬協(xié)同驗(yàn)證的過(guò)程。通過(guò)軟硬協(xié)同驗(yàn)證，本文實(shí)現(xiàn)了PC機(jī)對(duì)整個(gè)驗(yàn)證平臺(tái)的摔制，達(dá)到了良好的驗(yàn)證效果，且滿(mǎn)足了預(yù)期的設(shè)計(jì)要求。
標(biāo)簽： SoC 系統(tǒng)芯片 原型 驗(yàn)證技術(shù)
上傳時(shí)間： 2013-07-02
上傳用戶(hù)：dsgkjgkjg
由于旋轉(zhuǎn)變壓器的高精度高可靠性等特點(diǎn)，廣泛的應(yīng)用于如航空、航天、船舶、兵器、雷達(dá)、通訊等領(lǐng)域。旋轉(zhuǎn)變壓器輸出模擬量交流信號(hào)，經(jīng)過(guò)數(shù)字處理轉(zhuǎn)換為數(shù)字角度信號(hào)才能進(jìn)入計(jì)算機(jī)或其他控制系統(tǒng)，而這種數(shù)字處理比較復(fù)雜，采用專(zhuān)用的旋轉(zhuǎn)變壓器解碼芯片想達(dá)到理想的精度通常需要較高的成本，限制了它在其他領(lǐng)域的應(yīng)用。傳統(tǒng)的角測(cè)量系統(tǒng)面臨的問(wèn)題有：體積、重量、功耗偏大，調(diào)試、誤差補(bǔ)償試驗(yàn)復(fù)雜，費(fèi)用較高。 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是近年來(lái)迅速發(fā)展起來(lái)的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時(shí)也帶來(lái)了電子系統(tǒng)設(shè)計(jì)方法和設(shè)計(jì)思想的不斷推陳出新。 本文的目的是研究利用FPGA實(shí)現(xiàn)旋轉(zhuǎn)變壓器的硬件解碼算法，設(shè)計(jì)基于FPGA的旋轉(zhuǎn)變壓器解碼系統(tǒng)。 在本文所設(shè)計(jì)的系統(tǒng)中，通過(guò)FPGA芯片產(chǎn)生旋轉(zhuǎn)變壓器的激勵(lì)信號(hào)，再控制A/D轉(zhuǎn)換器對(duì)旋轉(zhuǎn)變壓器的模擬信號(hào)的數(shù)據(jù)進(jìn)行采樣和轉(zhuǎn)換，并對(duì)轉(zhuǎn)換完的數(shù)據(jù)進(jìn)行濾波處理，使用基于CORDIC算法流水線(xiàn)結(jié)構(gòu)設(shè)計(jì)的反正切函數(shù)模塊解算出偏轉(zhuǎn)角θ，最后通過(guò)串行口將解算的偏差角數(shù)據(jù)輸出。本文還分析了該系統(tǒng)誤差產(chǎn)生的原因和提高系統(tǒng)精度的方法。 實(shí)驗(yàn)結(jié)果表明，本文所設(shè)計(jì)的旋轉(zhuǎn)變壓器解碼器的硬件組成和軟件實(shí)現(xiàn)基本能夠較精確的完成上述的信號(hào)轉(zhuǎn)換和數(shù)據(jù)運(yùn)算。
標(biāo)簽： FPGA 旋轉(zhuǎn)變壓器 解碼 算法
上傳時(shí)間： 2013-05-23
上傳用戶(hù)：gdgzhym
本文從工程設(shè)計(jì)和應(yīng)用出發(fā),根據(jù)某機(jī)載設(shè)備直接序列擴(kuò)頻(DS-SS)接收機(jī)聲表面波可編程抽頭延遲線(xiàn)(SAW.P.TDL)中頻相關(guān)解擴(kuò)電路的指標(biāo)要求,提出了基于FPGA器件的中頻數(shù)字相關(guān)解擴(kuò)器的替代設(shè)計(jì)方案,通過(guò)理論分析、軟件仿真、數(shù)學(xué)計(jì)算、電路設(shè)計(jì)等方法和手段,研制出了滿(mǎn)足使用環(huán)境要求的工程化的中頻數(shù)字相關(guān)器,經(jīng)過(guò)主要性能參數(shù)的測(cè)試和環(huán)境溫度驗(yàn)證試驗(yàn),并在整機(jī)上進(jìn)行了試驗(yàn)和試用,結(jié)果表明電路性能指標(biāo)達(dá)到了設(shè)計(jì)要求。對(duì)工程應(yīng)用中的部分問(wèn)題進(jìn)行了初步研究和分析,其中較詳細(xì)地分析了SAW卷積器、SAW.P.TDL以及中頻數(shù)字相關(guān)器在BPSK直擴(kuò)信號(hào)相關(guān)解擴(kuò)時(shí)的頻率響應(yīng)特性。 論文的主要工作在于： (1)根據(jù)某機(jī)載設(shè)備擴(kuò)頻接收機(jī)基于SAW.P.TDL的中頻解擴(kuò)電路要求,進(jìn)行理論分析、電路設(shè)計(jì)、軟件編程,研制基于FPGA器件的中頻數(shù)字相關(guān)器,要求可在擴(kuò)頻接收機(jī)中原位替代原SAW相關(guān)解擴(kuò)電路； (2)對(duì)中頻數(shù)字相關(guān)器的主要性能參數(shù)進(jìn)行測(cè)試,進(jìn)行了必要的高低溫等環(huán)境試驗(yàn),確定電路是否達(dá)到設(shè)計(jì)指標(biāo)和是否滿(mǎn)足高低溫等環(huán)境條件要求； (3)將基于FPGA的中頻數(shù)字相關(guān)器裝入擴(kuò)頻接收機(jī),與原SAW.P.TDL中頻解擴(kuò)電路置換,確定與接收機(jī)的電磁兼容性、與中放電路的匹配和適應(yīng)性,測(cè)試整個(gè)擴(kuò)頻接收機(jī)的靈敏度、動(dòng)態(tài)范圍、解碼概率等指標(biāo)是否滿(mǎn)足接收機(jī)模塊技術(shù)規(guī)范要求； (4)將改進(jìn)后的擴(kuò)頻接收機(jī)裝入某機(jī)載設(shè)備,測(cè)試與接收機(jī)相關(guān)的性能參數(shù),整機(jī)進(jìn)行高低溫等主要環(huán)境試驗(yàn),確定電路變化后的整機(jī)設(shè)備各項(xiàng)指標(biāo)是否滿(mǎn)足其技術(shù)規(guī)范要求； (5)通過(guò)對(duì)基于FPGA的中頻數(shù)字相關(guān)器與SAW.P.TDL的主要性能參數(shù)進(jìn)行對(duì)比測(cè)試和分析,特別是電路對(duì)頻率偏移響應(yīng)特性的對(duì)比分析,從而得出初步的結(jié)論。
標(biāo)簽： 中頻 數(shù)字 工程實(shí)現(xiàn)
上傳時(shí)間： 2013-06-22
上傳用戶(hù)：徐孺
隨著語(yǔ)音技術(shù)應(yīng)用的發(fā)展，語(yǔ)音信號(hào)數(shù)字處理的實(shí)時(shí)性要求越來(lái)越突出。這就要求在系統(tǒng)設(shè)計(jì)中，對(duì)系統(tǒng)的硬件環(huán)境要求更高。隨著語(yǔ)音處理算法的日益復(fù)雜，用普通處理器對(duì)語(yǔ)音信號(hào)進(jìn)行實(shí)時(shí)處理，已經(jīng)不能滿(mǎn)足需要。專(zhuān)用語(yǔ)音信號(hào)處理芯片能解決實(shí)時(shí)性的要求，同時(shí)對(duì)器件的資源要求也是最低的。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì)，對(duì)語(yǔ)音信號(hào)的常用參數(shù)—LPC(線(xiàn)性預(yù)測(cè)編碼，Linear Predictive Coding)參數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列，F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語(yǔ)音的離散數(shù)學(xué)模型和短時(shí)平穩(wěn)特性進(jìn)行了分析，深入討論了語(yǔ)音線(xiàn)性預(yù)測(cè)技術(shù)。第二，對(duì)解線(xiàn)性預(yù)測(cè)方程組的自相關(guān)法和協(xié)方差斜格法進(jìn)行了比較，提出了一種基于協(xié)方差斜格法的LPC參數(shù)提取系統(tǒng)的總體設(shè)計(jì)方案。第三，對(duì)Altera公司的Cyclon系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusⅡ開(kāi)發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第四，對(duì)系統(tǒng)的各個(gè)功能模塊進(jìn)行了設(shè)計(jì)，所有算法通過(guò)Verilog硬件描述語(yǔ)言實(shí)現(xiàn)，并對(duì)其工作過(guò)程進(jìn)行了詳細(xì)的分析。最后，在Altera FPGA目標(biāo)芯片EP1C6Q240C8上，對(duì)LPC參數(shù)提取系統(tǒng)進(jìn)行了仿真驗(yàn)證。 系統(tǒng)具有靈活的輸入輸出接口，能方便地同其它語(yǔ)音處理模塊相連，構(gòu)成一個(gè)完整的語(yǔ)音處理專(zhuān)用芯片，可以應(yīng)用于語(yǔ)音編解碼、語(yǔ)音識(shí)別等系統(tǒng)。
標(biāo)簽： 語(yǔ)音信號(hào) 特征 參數(shù)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：TI初學(xué)者
開(kāi)關(guān)電源PCB制版布線(xiàn)基本要求詳解+如何創(chuàng)建優(yōu)秀的開(kāi)關(guān)電源PCB版圖設(shè)計(jì)
標(biāo)簽： PCB 開(kāi)關(guān)電源 布線(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：zhliu007
50個(gè)常用電路詳解，50個(gè)常用電路詳解50個(gè)常用電路詳解
標(biāo)簽： 常用電路
上傳時(shí)間： 2013-05-16
上傳用戶(hù)：qlpqlq
單片機(jī)AT98C2051與語(yǔ)音芯片ISD2560組成的電腦語(yǔ)音系統(tǒng)的設(shè)計(jì)方法， 給出了電腦語(yǔ)音系統(tǒng)的實(shí)際電路、錄放音程序框圖以及源程序。利用該方法設(shè)計(jì)的電腦語(yǔ)音系統(tǒng)具有硬件電路簡(jiǎn)單， 調(diào)試方便， 實(shí)用性強(qiáng)等特點(diǎn)， 并可作為電腦語(yǔ)音服務(wù)系統(tǒng)的語(yǔ)音板
標(biāo)簽： 2560 ISD 語(yǔ)音芯片 錄放
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：青春123
最為全面的電流檢測(cè)電路詳解 電流檢測(cè)電路電流互感器CT二次測(cè)得的AC電壓,經(jīng)D20~D23組成的橋式整流電路整流、C31 平滑,所獲得的直流電壓送至CPU,該電壓越高,表示電源輸入的電流越大
標(biāo)簽： 電流檢測(cè)電路
上傳時(shí)間： 2013-07-29
上傳用戶(hù)：變形金剛
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
