TFT設(shè)計原理應(yīng)用設(shè)計
標(biāo)簽： TFT
上傳時間： 2014-01-13
上傳用戶：c12228
圖形話介面顯示設(shè)計, 主要透過Embedded Visual C
標(biāo)簽： Embedded Visual
上傳時間： 2016-04-25
上傳用戶：weiwolkt
使用硬體描述語言HDL 設(shè)計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
clock_spliter 採用彈性設(shè)計 , 可調(diào)整週期寬度.
標(biāo)簽： clock_spliter
上傳時間： 2013-12-27
上傳用戶：TF2015
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時間： 2014-01-17
上傳用戶：ljt101007
《Windows 95 系統(tǒng)程式設(shè)計 大奧秘》PDF書含例子 .rar是候捷翻譯的一本好書
標(biāo)簽： Windows 95
上傳時間： 2014-11-14
上傳用戶：hakim
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計教學(xué)文件
標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時間： 2016-06-13
上傳用戶：bjgaofei
javascript範(fàn)例show 表單設(shè)計.動態(tài)表現(xiàn)
標(biāo)簽： javascript show
上傳時間： 2016-07-02
上傳用戶：pompey
J T AG 接口插座與DSP芯片的距離:為了保證JTAG信號不受干擾，需 要注意兩者之間的距離不超過六英寸(15甲24厘米)，超過這個距離，就需要在中 間加緩沖芯片。本設(shè)計中使用了244作為緩沖芯片，但其原因不是由于器件之間 距離過長，而是考慮到仿真器工作在5V電壓，DSP引腳為3.3V，為了電平兼容 性而進(jìn)行的電壓轉(zhuǎn)換功能。
標(biāo)簽： JTAG DSP AG 接口
上傳時間： 2013-12-18
上傳用戶：fnhhs
提供tiff檔案的讀取與轉(zhuǎn)換！內(nèi)含lib與dll及標(biāo)題檔等資料供設(shè)計者參考！
標(biāo)簽： tiff lib dll
上傳時間： 2016-08-11
上傳用戶：王小奇
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
