時鐘芯片rx8025 i2c 讀寫子程序（51匯編）
標簽： 8025 rx 時鐘芯片
上傳時間： 2013-07-23
上傳用戶：fallen_leaves
時鐘日歷芯片PCF8563的應用程序（C語言）。
標簽： 8563 PCF 時鐘日歷
上傳時間： 2013-07-25
上傳用戶：mh_zhaohy
電源是電子設備的重要組成部分，其性能的優劣直接影響著電子設備的穩定性和可靠性。隨著電子技術的發展，電子設備的種類越來越多，其對電源的要求也更加靈活多樣，因此如何很好的解決系統的電源問題已經成為了系統成敗的關鍵因素。 本論文研究選取了BICMOS工藝，具有功耗低、集成度高、驅動能力強等優點。根據電流模式的PWM控制原理，研究設計了一款基于BICMOS工藝的雙相DC-DC電源管理芯片。本電源管理芯片自動控制兩路單獨的轉換器工作，兩相結構能提供大的輸出電流，但是在開關上的功耗卻很低。芯片能夠精確的調整CPU核心電壓，對稱不同通道之間的電流。本電源管理芯片單獨檢測每一通道上的電流，以精確的獲得每個通道上的電流信息，從而更好的進行電流對稱以及電路的保護。 文中對該DC-DC電源管理芯片的主要功能模塊，如振蕩器電路、鋸齒波發生電路、比較器電路、平均電流電路、電流檢測電路等進行了設計并給出了仿真驗證結果。該芯片只需外接少數元件就可構成一個高性能的雙相DC-DC開關電源，可廣泛應用于CPU供電系統等。 通過應用Hspice軟件對該變換器芯片的主要模塊電路進行仿真，驗證了設計方案和理論分析的可行性和正確性，同時在芯片模塊電路設計的基礎上，應用0.8μmBICMOS工藝設計規則完成了芯片主要模塊的版圖繪制，編寫了DRC、LVS文件并驗證了版圖的正確性。所設計的基于BICMOS工藝的DC-DC電源管理芯片的均流控制電路達到了預期的要求。
標簽： DC-DC 雙相 分
上傳時間： 2013-06-06
上傳用戶：dbs012280
射頻基站芯片FM1722應用設計.................
標簽： 1722 FM 射頻
上傳時間： 2013-06-16
上傳用戶：cxl274287265
RFID 低頻基站芯片開發及應用文檔 方便開發
標簽： U2270B 射頻卡 基站芯片
上傳時間： 2013-05-15
上傳用戶：qiao8960
s3c2440芯片中文手冊，不要錯過呀，好東西，想要的速度下載
標簽： s3c2440 芯片
上傳時間： 2013-04-24
上傳用戶：abc123456.
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
標簽： SATA FPGA 2.0
上傳用戶：JIUSHICHEN
51單片機綜合學習系統 STC芯片燒寫軟件
標簽： STC 芯片燒寫 軟件
上傳用戶：akk13
51單片機綜合學習系統 SST芯片燒寫軟件
標簽： SST 芯片燒寫 軟件
上傳時間： 2013-07-21
上傳用戶：plsee
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
標簽： FPGA MP3 音頻解碼器
上傳時間： 2013-07-01
上傳用戶：xymbian
蟲蟲下載站版權所有 京ICP備2021023401號-1
