基于FPGA數字電壓表的設計 EDA是電子設計自動化（Electronic Design Automation）的縮寫，在20世紀60年代中期從計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發展而來的。 EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言VHDL完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設計正是用VHDL語言完成的 。此次設計采用的是Altera公司 的Quartus II 7.0軟件。本次設計的參考電壓為2.5V，精度為0.01V。此電壓表的設計特點為通過軟件編程下載到硬件實現，設計周期短，開發效率高。
上傳時間： 2013-11-24
上傳用戶：無聊來刷下
熱電偶分度表,測溫用
上傳時間： 2013-12-10
上傳用戶：fghygef
武漢七葉電子低壓無線電力遠程集中抄表系統 先進成熟 基于Arm9+Linux+嵌入式數據庫開發，采用工業級的Arm9芯片，將強大穩定的Linux操作系統，與快速、高效、健壯的嵌入式數據庫技術運用于本系統，使本系統目前在全國范圍內同類產品中具有不用爭辯、無法比擬和普遍認同的先進性。 另外，上行信道采用多路復用PPP技術，使用Linux協議棧，支持短信、語音、數據、AT命令并發，不僅上線快、數據傳輸迅速可靠，而且擁有了強大的遠程測控、調試、維護升級手段。
上傳時間： 2013-12-30
上傳用戶：hebanlian
用MDK 生成bin 文件1用MDK 生成bin 文件Embest 徐良平在RV MDK 中，默認情況下生成*.hex 的可執行文件，但是當我們要生成*.bin 的可執行文件時怎么辦呢？答案是可以使用RVCT 的fromelf.exe 工具進行轉換。也就是說首先將源文件編譯鏈接成*.axf 的文件，然后使用fromelf.exe 工具將*.axf 格式的文件轉換成*.bin格式的文件。下面將具體說明這個操作步驟：1. 打開Axf_To_Bin 文件中的Axf_To_Bin.uv2 工程文件；2. 打開Options for Target ‘Axf_To_Bin’對話框，選擇User 標簽頁；3. 構選Run User Programs After Build/Rebuild 框中的Run #1 多選框，在后邊的文本框中輸入C:\Keil\ARM\BIN31\fromelf.exe --bin -o ./output/Axf_To_Bin.bin ./output/Axf_To_Bin.axf 命令行；4. 重新編譯文件，在./output/文件夾下生成了Axf_To_Bin.bin 文件。在上面的步驟中，有幾點值得注意的是：1. C:\Keil\ARM\BIN31\表示RV MDK 的安裝目錄；2. fromelf.exe 命令的具體語法格式如下：命令的格式為：fromelf [options] input_file命令選項如下：--help 顯示幫助信息--vsn 顯示版本信息--output file 輸出文件(默認的輸出為文本格式)--nodebug 在生成的映象中不包含調試信息--nolinkview 在生成的映象中不包含段的信息二進制輸出格式：--bin 生成Plain Binary 格式的文件--m32 生成Motorola 32 位十六進制格式的文件--i32 生成Intel 32 位十六進制格式的文件--vhx 面向字節的位十六進制格式的文件t--base addr 設置m32，i32 格式文件的基地址--text 顯示文本信息文本信息的標志-v 打印詳細信息-a 打印數據地址(針對帶調試信息的映象)-d 打印數據段的內容-e 打印表達式表print exception tables-f 打印消除虛函數的信息-g 打印調試表print debug tables-r 打印重定位信息-s 打印字符表-t 打印字符串表-y 打印動態段的內容-z 打印代碼和數據大小的信息
上傳時間： 2013-12-17
上傳用戶：AbuGe
ORCAD在使用的時候總會出現這樣或那樣的問題…但下這個問題比較奇怪…在ORCAD中無法輸出網表…彈出下面的錯誤….這種問題很是奇怪…Netlist Format: tango.dllDesign Name: D:\EDA_PROJECT\PROTEL99SE\YK\SV3200\MAIN.DSNERROR [NET0021] Cannot get part.[FMT0024] Ref-des not found. Possible Logical/Physical annotation conflict.[FMT0018] Errors processing intermediate file找了一天沒找到問題…終于在花了N多時間后發現問題所在…其實這個問題就是不要使用ORCAD PSPICE 庫里面的元件來畫電路圖…實際中我是用了PSPICE里面和自己制作的二種電阻和電容混合在一起…就會出現這種問題…
上傳時間： 2013-11-21
上傳用戶：zaocan888
用EDA軟件實現電子電路的設計與仿真，極大地提高了電子電路設計的效率和效益，已成為電路設計的重要手段。學習和掌握這一技術十分重要。在各種仿真軟件中，Protel 99 SE獨領風騷，它豐富的仿真器件庫和齊全的仿真功能，使它能勝任大多數電路的仿真工作，再加上前端的原理圖輸人和后端的仿真結果輸出都具有易學易用的風格，從而倍受廣大電路設計人員的青睞。使用Protel 99 SE進行電路仿真時，不需要編寫網表文件(盡管它使用與PSPICE相同的仿真內核)，系統將根據所畫電路圖自動生成網表文件并進行仿真，仿真類型的選擇通過對話框完成，十分方便。然而，仿真時有關參數的設置仍然具有較高的技術含量，它既需要對電路原理的深刻把握，又需要注意軟件的特點。能否正確設置好仿真參數，是仿真能否順利進行的關鍵。本文將通過幾個實例討論這一問題
上傳時間： 2013-11-09
上傳用戶：vodssv
用EDA軟件實現電子電路的設計與仿真，極大地提高了電子電路設計的效率和效益，已成為電路設計的重要手段。學習和掌握這一技術十分重要。在各種仿真軟件中，Protel 99 SE獨領風騷，它豐富的仿真器件庫和齊全的仿真功能，使它能勝任大多數電路的仿真工作，再加上前端的原理圖輸人和后端的仿真結果輸出都具有易學易用的風格，從而倍受廣大電路設計人員的青睞。使用Protel 99 SE進行電路仿真時，不需要編寫網表文件(盡管它使用與PSPICE相同的仿真內核)，系統將根據所畫電路圖自動生成網表文件并進行仿真，仿真類型的選擇通過對話框完成，十分方便。然而，仿真時有關參數的設置仍然具有較高的技術含量，它既需要對電路原理的深刻把握，又需要注意軟件的特點。能否正確設置好仿真參數，是仿真能否順利進行的關鍵。本文將通過幾個實例討論這一問題
上傳時間： 2013-10-21
上傳用戶：gaojiao1999
基于FPGA數字電壓表的設計 EDA是電子設計自動化（Electronic Design Automation）的縮寫，在20世紀60年代中期從計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發展而來的。 EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言VHDL完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設計正是用VHDL語言完成的 。此次設計采用的是Altera公司 的Quartus II 7.0軟件。本次設計的參考電壓為2.5V，精度為0.01V。此電壓表的設計特點為通過軟件編程下載到硬件實現，設計周期短，開發效率高。
上傳時間： 2013-10-22
上傳用戶：Shaikh
ORCAD在使用的時候總會出現這樣或那樣的問題…但下這個問題比較奇怪…在ORCAD中無法輸出網表…彈出下面的錯誤….這種問題很是奇怪…Netlist Format: tango.dllDesign Name: D:\EDA_PROJECT\PROTEL99SE\YK\SV3200\MAIN.DSNERROR [NET0021] Cannot get part.[FMT0024] Ref-des not found. Possible Logical/Physical annotation conflict.[FMT0018] Errors processing intermediate file找了一天沒找到問題…終于在花了N多時間后發現問題所在…其實這個問題就是不要使用ORCAD PSPICE 庫里面的元件來畫電路圖…實際中我是用了PSPICE里面和自己制作的二種電阻和電容混合在一起…就會出現這種問題…
上傳時間： 2013-11-02
上傳用戶：sz_hjbf
BabelKit是一個通用多語言數據庫代碼表的接口。它接收維護使用多語言的多個數據庫代碼定義集中的所有編程工作。代碼管理和翻譯頁可以讓開發人員定義新的虛擬代碼表，新語言，輸入所有代碼和它的描述，再將它們翻譯成所有相關的語言。Perl和PHP類可以檢索代碼描述，并自動地用用戶語言生成HTML代碼選擇元素。這簡化了Web站點及數據庫的國際化和本地化。
上傳時間： 2014-12-01
上傳用戶：清風冷雨
