一個完全好用的程序,用ISE 8.2打開就可直接應(yīng)用
標簽: UART-FPGA ISE 8.2 程序
上傳時間: 2013-08-16
上傳用戶:sklzzy
用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調(diào)速,進行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!
標簽: Verilog FPGA PWM 語言
上傳用戶:梧桐
這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
標簽: Verilog HDL 語言 編寫
上傳時間: 2013-08-19
上傳用戶:alex wang
一個關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
標簽: VHDL CAN 硬件 程序
上傳時間: 2013-08-20
上傳用戶:jiiszha
用VHDL語言寫的程序包含如下功能:1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號與51系列CPU接口,接在51地址數(shù)據(jù)總線上,單片機通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD
標簽: VHDL 語言 上傳時間: 2013-08-20
上傳用戶:liuqy
用proteus仿真89S52程序。有原理圖
標簽: proteus 89S52 仿真 程序
上傳用戶:wcl168881111111
這是我寫的51單片機控制LCD的程序 用c寫的 在proteus 6.9中仿真成功 并且實際硬件調(diào)試也成功的
標簽: proteus LCD 6.9 51單片機
上傳時間: 2013-08-21
上傳用戶:wwwe
FPGA RSIC CPU設(shè)計文檔和源碼是EDA中對CPU設(shè)計非常好用的程序
標簽: CPU FPGA RSIC EDA
上傳用戶:cppersonal
用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序,已經(jīng)調(diào)試通過
標簽: verilog 串口 收發(fā) 數(shù)據(jù)
上傳用戶:lixinxiang
此程序用通過PFGA用VHDL語言實現(xiàn)了傅立葉變換,希望對大家有用
標簽: PFGA VHDL 程序 傅立葉變換
上傳時間: 2013-08-30
上傳用戶:tonyshao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1