<button id="uyege"></button> <li id="uyege"></li> AM超外差接收機(jī)的仿真:1．熟悉System View仿真軟件的使用方法。2．掌握AM超外差收音機(jī)的工作原理，學(xué)習(xí)用System View元件庫(kù)構(gòu)建一個(gè)基本的AM超外差收音機(jī)系統(tǒng)。3．
標(biāo)簽： 超外差接收機(jī) 仿真
上傳時(shí)間： 2013-07-27
上傳用戶(hù)：dong
MSP430USB仿真器制作資料+430JTAG簡(jiǎn)版仿真器+利爾達(dá)- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案，做不好你找我........
上傳時(shí)間： 2013-07-26
上傳用戶(hù)：liaofamous
應(yīng)用EDA 技術(shù)仿真電子線路分析 摘 要 介紹了電子電路仿真軟件Elect ronicsWo rkbench 在EDA 中的應(yīng)用, 給出了仿真實(shí)
上傳時(shí)間： 2013-07-27
上傳用戶(hù)：變形金剛
多功能EDA仿真/教學(xué)實(shí)驗(yàn)系統(tǒng)產(chǎn)品簡(jiǎn)介北京普立華電子科技有限公司研發(fā)部提供核心模塊-單片機(jī)系統(tǒng)核心模塊－CPLD核心模塊－FP
標(biāo)簽： EDA 多功能 仿真 教學(xué)實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-05-26
上傳用戶(hù)：rocwangdp
本項(xiàng)目完成的是中國(guó)地面數(shù)字電視融合方案發(fā)端系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。采用Stratix系列的EP1S80F1020C5FPGA為基礎(chǔ)構(gòu)建了主硬件處理平臺(tái)。系統(tǒng)中能量擴(kuò)散、LDPC編碼、符號(hào)交織、星座映射、同步PN頭插入、3780點(diǎn)IFFTOFDM調(diào)制以及信號(hào)成形4倍插值滾降濾波器等都是基于FPGA硬件設(shè)計(jì)實(shí)現(xiàn)的。本文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀，融合方案發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計(jì)的相關(guān)知識(shí)。第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA的融合方案發(fā)端系統(tǒng)除LDPC編碼部分的各個(gè)模塊的具體實(shí)現(xiàn)，并對(duì)級(jí)連后的整個(gè)系統(tǒng)的性能進(jìn)行了仿真、分析和驗(yàn)證。第四章簡(jiǎn)要介紹了與融合方案發(fā)端系統(tǒng)結(jié)構(gòu)類(lèi)似的一個(gè)窄帶LDPC解碼-誤碼測(cè)試實(shí)驗(yàn)平臺(tái)發(fā)端的FPGA設(shè)計(jì)，并對(duì)該測(cè)試平臺(tái)的性能進(jìn)行了分析驗(yàn)證。我在項(xiàng)目中完成的工作主要有： 1.閱讀相關(guān)文獻(xiàn)資料，了解中國(guó)地面數(shù)字電視融合方案的整體結(jié)構(gòu)和原理。 2.制定了整個(gè)發(fā)端系統(tǒng)FPGA實(shí)現(xiàn)的框架以及各模塊的接口定義。 3.完成了3780點(diǎn)IFFTOFDM的FPGA設(shè)計(jì)和驗(yàn)證。 4.完成了4倍插值169階滾降濾波器的算法改進(jìn)和FPGA設(shè)計(jì)與驗(yàn)證。 5.完成了整個(gè)融合方案系統(tǒng)的功能仿真、分析和驗(yàn)證。 6.完成了窄帶LDPC解碼-誤碼測(cè)試實(shí)驗(yàn)平臺(tái)發(fā)端的FPGA設(shè)計(jì)以及仿真、驗(yàn)證。
標(biāo)簽： FPGA 地面數(shù)字電視 仿真 方案
上傳時(shí)間： 2013-07-05
上傳用戶(hù)：qq521
可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)和CPLD(復(fù)雜可編程邏輯器件)越來(lái)越多的應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域，與傳統(tǒng)的ASIC(專(zhuān)用集成電路)和DSP(數(shù)字信號(hào)處理器)相比，基于FPGA和CPLD實(shí)現(xiàn)的數(shù)字信號(hào)處理系統(tǒng)具有更高的實(shí)時(shí)性和可嵌入性，能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與功能擴(kuò)展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲(chǔ)單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運(yùn)算速度。同時(shí)，流水線寄存器能夠寄存蝶形運(yùn)算中的公共項(xiàng)，這樣在設(shè)計(jì)蝶形處理器時(shí)只用到了一個(gè)乘法器和兩個(gè)加法器，降低了硬件電路的復(fù)雜度。 為了進(jìn)一步提高FFT的運(yùn)算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計(jì)了一個(gè)并行乘法器。在實(shí)現(xiàn)該乘法器時(shí)，本文采用改進(jìn)的布斯算法，用以減少部分積的個(gè)數(shù)。同時(shí)，使用華萊士樹(shù)結(jié)構(gòu)和4-2壓縮器對(duì)部分積并行相加。 本文以32點(diǎn)復(fù)數(shù)FFT為例進(jìn)行設(shè)計(jì)與邏輯綜合。通過(guò)設(shè)計(jì)相應(yīng)的存儲(chǔ)單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計(jì)算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對(duì)設(shè)計(jì)結(jié)果提出了進(jìn)一步的改進(jìn)方案，在乘法器內(nèi)加入一級(jí)流水線寄存器，使FFT的速度能夠提高到當(dāng)前速度的兩倍，這在實(shí)時(shí)性要求較高的場(chǎng)合具有極高的實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-18
上傳用戶(hù)：wpt
本文主要介紹了基于FPGA的無(wú)線信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過(guò)程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語(yǔ)言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語(yǔ)言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測(cè)試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿(mǎn)足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
標(biāo)簽： FPGA 無(wú)線信道 仿真 均衡器
上傳時(shí)間： 2013-07-11
上傳用戶(hù)：lwwhust
protues仿真rtl8019as 包含電路文件及.hex文件
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：akk13
電力電子技術(shù)與Matlab仿真,很經(jīng)典的一本書(shū)籍！非常實(shí)用！
標(biāo)簽： Matlab 電力電子技術(shù) 仿真
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：yw14205
基于matlab的wimax數(shù)字中頻DUC的仿真
標(biāo)簽： matlab Wimax DUC 數(shù)字中頻
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：刺猬大王子
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
