頻率合成技術(shù)在現(xiàn)代電子技術(shù)中具有重要的地位。在通信、雷達(dá)和導(dǎo)航等設(shè)備中，它可以作為干擾信號(hào)發(fā)生器；在測(cè)試設(shè)備中，可作為標(biāo)準(zhǔn)信號(hào)源，因此頻率合成器被人們稱為許多電子系統(tǒng)的“心臟”。直接數(shù)字頻率合成（DDS——Digital Direct Frequency Synthesis）技術(shù)是一種全新的頻率合成方法，是頻率合成技術(shù)的一次革命。本文主要分析了DDS的基本原理及其輸出頻譜特點(diǎn)，并采用VHDL語言在FPGA上實(shí)現(xiàn)。對(duì)于DDS的輸出頻譜，一個(gè)較大的缺點(diǎn)是：輸出雜散較大。針對(duì)這一缺點(diǎn)本文使用了兩個(gè)方法加以解決。首先是壓縮ROM查找表，
