雙基地合成孔徑雷達(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達，也是當今SAR技術的一個發展方向，在軍用及民用領域都具有良好的應用前景，近年來成為研究的熱點。本文則側重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實現。 在雙基地SAR系統及成像算法的研究方面，推導了雙基地SAR的系統分辨特性及雷達方程，分析了主要系統參數之間的約束關系。針對正側視機載雙基地SAR系統，本文對距離一多普勒算法進行了推廣。最后得到點目標的仿真結果。 在成像算法的FPGA實現上，在System Generator環境下對算法進行定點仿真。完成距離一多普勒成像算法的硬件實現，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設計、DCM數字時鐘管理等主要部分。針對硬件實現的特點，對算法的部分運算進行了簡化。 為了對算法實現進行驗證，設計開發了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設計，主要包括了Aurora協議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間： 2013-07-26
上傳用戶：是王洪文
介紹了Infineon(英飛凌)公司DAVE2．O軟件的使用方法和一些需注意的要點，并按照流程編寫了一個“Infineon XC164CM”的閃燈測試程序
上傳時間： 2013-07-13
上傳用戶：牛布牛
Integrating A/D converters have two characteristics incommon. First, as the name implies, their
上傳時間： 2013-04-24
上傳用戶：matlab
本文內容來源于實際工程項目，屬于FPGA技術在航空電子系統中的應用范疇。該項目的主要任務是通過設計—總線適配器將嵌入式航路控制器接入航電總線，使之成為航空電子系統的一部分。本文主要介紹航電總線適配器的設計，包括總線適配器接口協議分析、系統總體規劃、主控制器的FPGA實現、硬件設計和軟件設計等內容。 首先，本立在對項目背景、項目需求和總線適配器接口協議進行分析的基礎上，規劃了系統的總體結構。并且根據此系統結構制定了相應的轉換協議，以規范數據傳輸。其次，根據系統設計要求選擇主控制器和外圍器件，并以此搭建硬件平臺，完成系統硬件設計。本部分內容包括主控制器的FPGA實現分析以及系統硬件各功能模塊如MIL-STD-1553B協議控制器模塊、RS-422電平轉換模塊、FPGA配置模塊和電源模塊等的設計。最后介紹了系統的軟件開發，此部分主要完成了軟件的總體設計、功能模塊的劃分以及各功能模塊的軟件實現，包括BU-61580接口模塊、異步串口模塊和協議控制模塊等的具體設計。
上傳時間： 2013-05-22
上傳用戶：小強mmmm
該論文介紹了D類音頻功放，Class D Audio Power Amplifier，全英文，可以借鑒學習。
標簽： 功放制作
上傳時間： 2013-06-05
上傳用戶：英雄
本文結合目前國內外航電數據處理系統的發展概況，設計了一款集數據采集、處理、控制及傳輸于一體的航電處理系統。文章首先深入研究了自適應濾波器原理，分析了LMS算法性能，著重從影響算法性能的因素入手，通過分析仿真，改進...
上傳時間： 2013-07-18
上傳用戶：wuyuying
第一章 概述 1.1 AVR 單片機GCC 開發概述 1.2 一個簡單的例子 1.3 用MAKEFILE 管理項目 1.4 開發環境的配置 1.5 實驗板CA-M8 第二章 存儲器操作編程 2.1 AVR 單片機存儲器組織結構 2.2 I/O 寄存器操作 2.3 SRAM 內變量的使用 2.4 在程序中訪問FLASH 程序存儲器 2.5 EEPROM 數據存儲器操作 2.6 avr-gcc 段結構與再定位 2.7 外部RAM 存儲器操作 2.8 堆應用 第三章 GCC C 編譯器的使用 3.1 編譯基礎 3.2 生成靜態連接庫 第四章 AVR 功能模塊應用實驗 4.1 中斷服務程序 4.2 定時器/計數器應用 4.3 看門狗應用 4.4 UART 應用 4.5 PWM 功能編程 4.6 模擬比較器 4.7 A/D 轉換模塊編程 4.8 數碼管顯示程序設計 4.9 鍵盤程序設計 4.10 蜂鳴器控制 第五章 使用C 語言標準I/O 流調試程序 5.1 avr-libc 標準I/O 流描述 5.2 利用標準I/0 流調試程序 5.3 最小化的格式化的打印函數 第六章 CA-M8 上實現AT89S52 編程器的實現 6.1 編程原理 6.2 LuckyProg2004 概述 6.3 AT989S52 isp 功能簡介 6.4 下位機程序設計 第七章 硬件TWI 端口編程 7.1 TWI 模塊概述 7.2 主控模式操作實時時鐘DS1307 7.3 兩個Mega8 間的TWI 通信 第八章 BootLoader 功能應用 8.1 BootLoader 功能介紹 8.2 avr-libc 對BootLoader 的支持 8.3 BootLoader 應用實例 8.4 基于LuckyProg2004 的BootLoader 程序 第九章 匯編語言支持 9.1 C 代碼中內聯匯編程序 9.2 獨立的匯編語言支持 9.3 C 與匯編混合編程 第十章 C++語言支持
上傳時間： 2013-08-01
上傳用戶：飛翔的胸毛
在慣性導航系統中，捷聯式慣性導航系統以其體積小、成本低和可靠性高等優點正逐步取代平臺式慣性導航系統，成為慣性導航系統的發展趨勢。 為了適應捷聯慣性導航系統小型化、低成本和高性能的發展方向，本文設計了DSP與FPGA相結合的系統方案：系統采用MEMS器件和高性能A/D轉換器構成慣性信號檢測單元，FPGA進行I/O控制，DSP完成導航計算。方案綜合考慮了系統成本、計算速度、精度、體積等各方面的因素，并通過GPS、磁航向計等信息融合進一步提高導航精度。 數據采集是捷聯慣導系統設計的關鍵，本文數據采集由信號調理、A/D轉換和。FPGA等幾部分組成。其中，FPGA是整個數據采集部分的核心，其主要功能包括：實現了ADC控制邏輯和時序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉換數據；擴展了UART串口，以實現系統的外部信息接口。在完成電路設計的基礎上，對各功能模塊進行了全面的半實物仿真，驗證了系統方案及各主要功能模塊的可行性。 論文簡述了慣性導航系統的應用背景及發展狀況，介紹了捷聯慣導系統的基本原理，設計了基于DSP/FPGA的捷聯慣導系統方案，實現了系統各部分硬件電路以及FPGA功能模塊，并通過搭建硬件驗證平臺和利用第三方仿真軟件，對傳感器的性能以及FPGA各功能模塊進行了較全面的驗證和仿真。結果表明：基于DSP/FPGA的捷聯慣導系統能夠滿足應用的要求，并在小型化、低成本和高性能等方面有一定的優勢。
上傳時間： 2013-04-24
上傳用戶：1966640071
·H.264 RTSP 串流 (live 555) 視窗版本 (THE Makefile had modified for VC 2008 BUILD)
上傳時間： 2013-04-24
上傳用戶：asddsd
本文結合目前國內外航電數據處理系統的發展概況，設計了一款集數據采集、處理、控制及傳輸于一體的航電處理系統。文章首先深入研究了自適應濾波器原理，分析了LMS算法性能，著重從影響算法性能的因素入手，通過分析仿真，改進算法，提升了算法性能，給出仿真結果分析，并設計應用于系統之中；其次介紹了ARINC-429航空總線和RS-422串行總線的信息標準和傳輸格式。在此基礎上，設計了基于FPGA的解決航電系統數據采集、濾波處理、控制傳輸和復雜非線性運算的一體化實現方案。選用XILINX公司的FPGA，實現了航電數據采集、傳輸和控制，集成了ARlNC-429和RS-422兩種通信接口，實現了總線冗余，并實現了數據濾波和相應的算法處理。最后，在實驗室環境下，對每個模塊分別進行了軟硬件測試。
上傳時間： 2013-07-01
上傳用戶：R50974
