軟件無線電技術自20世紀90年代提出以后,在許多通信系統中得到了廣泛應用。本文研究了一種軟件無線電數字通信系統方案的設計,并著重研究了其中中頻處理單元的設計和實現。針對實際應用,本文提出了一個基于FPGA和DSP的軟件無線電中頻/基帶數字化處理系統的設計方案。該系統的特點是所有的中頻信號處理算法全部由軟件實現,它主要包括高速A/D、超大規模FPGA芯片、高速DSP芯片和外部存儲器等,其中超大規模FPGA芯片和高速的DSP芯片是系統的核心。DSP芯片采用的是TI公司的C6416,FPGA芯片采用的是Xilinx公司的XC2V2000FG676,既兼顧速度和靈活性,又具有較強的通用性。 本文根據“基于FPGA的中頻數字化處理平臺的建立及若干關鍵算法的實現”研究課題,主要完成了軟件無線電通信系統中頻數字化若干關鍵算法實現的任務,具體包括通用數字中頻板的設計、中頻板上FPGA和DSP、D/A的接口設計、各種數字通信關鍵技術(數字上/下變頻、調制解調、信道編譯碼、交織解交織等)的FPGA實現。本文研究的系統分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進行了仿真和驗證,并已交付使用。結果表明,本文提出的方案正確可行,達到了預定要求。本文的工作對其它軟件無線電系統的實現也具有較大的參考價值。
上傳時間: 2013-04-24
上傳用戶:thinode
本文主要研究了數字聲音廣播系統(DAB)內交織器與解交織器的算法及硬件實現方法。時間交織器與解交織器的硬件實現可以有幾種實現方案,本文對其性能進行了分析比較,選擇了一種工程中實用的設計方案進行設計,并將設計結果以FPGA設計驗證。時間解交織器的交織速度、電路面積、占用內存、是設計中主要因素,文中采用了單口SRAM實現,減少了對存儲器的使用,利用lC設計的優化設計方法來改善電路的面積。硬件實現是采用工業EDA標準Top-to-Down設計思想來設計時間解交織,使用verilogHDL硬件描述語言來描述解交織器,用Cadence Nc-verilog進行仿真,Debussy進行debug,在Altera公司的FPGA開發板上進行測試,然后用ASIC實現。測試結果證明:時間解交織器的輸出正確,實現速度較快,占用面積較小。
上傳時間: 2013-04-24
上傳用戶:梧桐
數字電子技術基礎閻石第四版課后習題答桉詳解,各章習題解答,Multism 2001使用方法簡要說明。本手冊的使用對象主要是電氣、電子信息類教師,也可供相關專業的讀者參考。
上傳時間: 2013-07-04
上傳用戶:xmsmh
AD系列芯片 1.模數轉換器 AD1380JD 16位 20us高性能模數轉換器(民用級) AD1380KD 16位 20us高性能模數轉換器(民用級) AD1671JQ 12位 1.25MHz采樣速率 帶寬2MHz模數轉換器(民用級) AD1672AP 12位 3MHz采樣速率 帶寬20MHz單電源模數轉換器(工業級) AD1674JN 12位 100KHz采樣速率 帶寬500KHz模數轉換器(民用級) AD1674AD 12位 100KHz采樣速率 帶寬500KHz模數轉換器(工業級)
標簽: AD芯片
上傳時間: 2013-05-19
上傳用戶:ljmwh2000
USBasp制作成功,全部資料包括原理圖和PCB及驅動安裝說明。首次制作過程中發現芯片燒寫熔絲位后不工作,以為芯片被鎖死,用8M有源晶振不能解鎖,因手邊沒有示波器,所以郁悶了好幾個小時,結果是因為晶振的電容容值不對,換成20PF的電容后問題就解決了,制作過程還算順利的,
標簽: USBasp
上傳時間: 2013-06-24
上傳用戶:dialouch
我公司開發小家電常用的芯片列表,用在腳浴盆控制板,LED控制板,咖啡機,果汁機,電話機,對講機,安防設備,工礦燈等
上傳時間: 2013-07-03
上傳用戶:hjshhyy
隨著計算機技術和通信技術的迅速發展,數字視頻在信息社會中發揮著越來越重要的作用,視頻傳輸系統已經被廣泛應用于交通管理、工業監控、廣播電視、銀行、商場等多個領域。同時,FPGA單片規模的不斷擴大,在FPGA芯片內部實現復雜的數字信號處理系統也成為現實,因此采用FPGA實現視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結合,設計了一種基于無損壓縮算法的多路數字視頻光纖傳輸系統,系統利用時分復用和無損壓縮技術,采用串行數字視頻傳輸的方式,可在一根光纖中同時傳輸8路以上視頻信號。系統在總體設計時,確定了基于FPGA的設計方案,采用ADI公司的AD9280和AD9708芯片實現A/D轉換和D/A轉換,在FPGA里實現系統的時分復用/解復用、視頻數據壓縮/解壓縮和線路碼編解碼,利用光收發一體模塊實現電光轉換和光電轉換。視頻壓縮采用LZW無損壓縮算法,用Verilog語言設計了壓縮模塊和解壓縮模塊,利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數據,光纖線路碼采用CIMT碼,設計了編解碼模塊,解碼過程中,利用數字鎖相環來實現發射與接收的幀同步,在ISE8.2和Modelsim仿真環境下對FPGA模塊進行了功能仿真和時序仿真,并在Spartan-3E開發板和視頻擴展板上完成了系統的硬件調試與驗證工作,實驗證明,系統工作穩定,圖像清晰,實時傳輸效果好,可用于交通、安防、工業監控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現,利用FPGA的并行處理優勢,大大提高了系統的處理速度,使系統具有集成度高、靈活性強、調試方便、抗干擾能力強、易于升級等特點。
上傳時間: 2013-04-24
上傳用戶:gzming
隨著系統芯片(SoC)設計復雜度不斷增加,使得縮短面市時間的壓力越來越大。雖然IP核復用大大減少了SoC的設計時間,但是SoC的驗證仍然非常復雜耗時。SoC和ASIC的最大不同之處在于它的規模和復雜的系統性,除了大量硬件模塊之外,SoC還需要大量的同件和軟件,如操作系統,驅動程序以及應用程序等。面對SoC數目眾多的硬件模塊,復雜的嵌入式軟件,由于軟件仿真速度和仿真模犁的局限性,驗證往往難以達到令人滿意的要求,耗費了大最的時間,將給系統芯片的上市帶來嚴重的影響。為了減少此類情況的發生,在流樣片之前,進行基于FPGA的系統原型驗證,即在FPGA上快速地實現SoC設計中的硬件模塊,讓軟件模塊在真正的硬件環境中高速運行,從而實現SoC設計的軟硬件協同驗證。這種方法已經成為SoC設計流程前期階段常用的驗證方法。 在簡要分析幾種業內常用的驗證技術的基礎上,本文重點闡述了基于FPGA的SoC驗證流程與技術。結合Mojox數碼相機系統芯片(以下簡稱為Mojox SoC)的FPGA原型驗證平臺的設計,介紹了Mojox FPGA原型驗證平臺的硬件設計過程和Mojox SoC的FPGA原型實現,并采用基于模塊的FPGA設計實現方法,加快了原型驗證的工作進程。 本文還介紹了Mojox SoC中ARM固件和PC應用軟件等原型軟件的設計實現以及原型驗證平臺的軟硬協同驗證的過程。通過軟硬協同驗證,本文實現了PC機對整個驗證平臺的摔制,達到了良好的驗證效果,且滿足了預期的設計要求。
上傳時間: 2013-07-02
上傳用戶:dsgkjgkjg
由于旋轉變壓器的高精度高可靠性等特點,廣泛的應用于如航空、航天、船舶、兵器、雷達、通訊等領域。旋轉變壓器輸出模擬量交流信號,經過數字處理轉換為數字角度信號才能進入計算機或其他控制系統,而這種數字處理比較復雜,采用專用的旋轉變壓器解碼芯片想達到理想的精度通常需要較高的成本,限制了它在其他領域的應用。傳統的角測量系統面臨的問題有:體積、重量、功耗偏大,調試、誤差補償試驗復雜,費用較高。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展,也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現旋轉變壓器的硬件解碼算法,設計基于FPGA的旋轉變壓器解碼系統。 在本文所設計的系統中,通過FPGA芯片產生旋轉變壓器的激勵信號,再控制A/D轉換器對旋轉變壓器的模擬信號的數據進行采樣和轉換,并對轉換完的數據進行濾波處理,使用基于CORDIC算法流水線結構設計的反正切函數模塊解算出偏轉角θ,最后通過串行口將解算的偏差角數據輸出。本文還分析了該系統誤差產生的原因和提高系統精度的方法。 實驗結果表明,本文所設計的旋轉變壓器解碼器的硬件組成和軟件實現基本能夠較精確的完成上述的信號轉換和數據運算。
上傳時間: 2013-05-23
上傳用戶:gdgzhym
本文從工程設計和應用出發,根據某機載設備直接序列擴頻(DS-SS)接收機聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關解擴電路的指標要求,提出了基于FPGA器件的中頻數字相關解擴器的替代設計方案,通過理論分析、軟件仿真、數學計算、電路設計等方法和手段,研制出了滿足使用環境要求的工程化的中頻數字相關器,經過主要性能參數的測試和環境溫度驗證試驗,并在整機上進行了試驗和試用,結果表明電路性能指標達到了設計要求。對工程應用中的部分問題進行了初步研究和分析,其中較詳細地分析了SAW卷積器、SAW.P.TDL以及中頻數字相關器在BPSK直擴信號相關解擴時的頻率響應特性。 論文的主要工作在于: (1)根據某機載設備擴頻接收機基于SAW.P.TDL的中頻解擴電路要求,進行理論分析、電路設計、軟件編程,研制基于FPGA器件的中頻數字相關器,要求可在擴頻接收機中原位替代原SAW相關解擴電路; (2)對中頻數字相關器的主要性能參數進行測試,進行了必要的高低溫等環境試驗,確定電路是否達到設計指標和是否滿足高低溫等環境條件要求; (3)將基于FPGA的中頻數字相關器裝入擴頻接收機,與原SAW.P.TDL中頻解擴電路置換,確定與接收機的電磁兼容性、與中放電路的匹配和適應性,測試整個擴頻接收機的靈敏度、動態范圍、解碼概率等指標是否滿足接收機模塊技術規范要求; (4)將改進后的擴頻接收機裝入某機載設備,測試與接收機相關的性能參數,整機進行高低溫等主要環境試驗,確定電路變化后的整機設備各項指標是否滿足其技術規范要求; (5)通過對基于FPGA的中頻數字相關器與SAW.P.TDL的主要性能參數進行對比測試和分析,特別是電路對頻率偏移響應特性的對比分析,從而得出初步的結論。
上傳時間: 2013-06-22
上傳用戶:徐孺