通過 VLYNQ 把 Xilinx FPGA 作為 TI DSP 的外設.rar
標簽： Xilinx VLYNQ FPGA DSP
上傳時間： 2013-08-13
上傳用戶：lz4v4
TI 原裝開發板 DM6467 原理圖 CPLD 給需要的人
標簽： 6467 DM 開發板 原理圖
上傳時間： 2013-08-14
上傳用戶：qingzhuhu
用FPGA設計數字系統，2007年上海FPGA研修班王巍老師講義
標簽： FPGA 數字系統
上傳時間： 2013-08-16
上傳用戶：duoshen1989
FPGA可促進嵌入式系統設計改善即時應用性能，臺灣人寫的，關于FPGA應用的技術文章
標簽： FPGA 嵌入式 系統 性能
上傳時間： 2013-08-20
上傳用戶：liuwei6419
TI推薦的ALTERA的FPGA電源器件選型手冊,比較實用
標簽： ALTERA FPGA 電源器件 選型手冊
上傳時間： 2013-09-04
上傳用戶：2467478207
JTAG programmator for DSP TI
標簽： programmator JTAG DSP for
上傳時間： 2013-09-09
上傳用戶：541657925
TI最新處理器OMAP3530原理圖。對于新設計有很大參考意義。
標簽： OMAP 3530 處理器 原理圖
上傳用戶：gmh1314
TI的DM355原理圖，orcad格式可以使用altium6轉為protel格式的
標簽： 355 DM 原理圖
上傳時間： 2013-09-10
上傳用戶：xcy122677
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
標簽： Allegro 15.2 SPB
上傳時間： 2013-10-08
上傳用戶：王慶才
genesis9.0算號器提供genesis算號器使用視頻。安裝文件一定要放在小寫英文路徑下，中文不行，有大寫字母的英文也不行。1.算號器的只是算gnd的號，要算get的號，需要參考算號器的步驟。注意選擇破解有效時間。2.7天過期，30天過期，永不過期等。注意要用自己機器識別號去算，在get運行彈出來的序號對話框里，有機器識別號。3.安裝完成，啟動時，填寫進入用戶名和密碼時，一定不能用鼠標。直接用回車鍵，否則失效。密碼框內的密碼不可見，輸完直接回車，即可進入genesis界面。
標簽： genesis 9.0 算號器 視頻
上傳時間： 2014-12-23
上傳用戶：swaylong
蟲蟲下載站版權所有 京ICP備2021023401號-1
