本例展示了如何利用外設(shè)TIM2來產(chǎn)生四路頻率不同的信號(hào)。 TIM2時(shí)鐘設(shè)置為36MHz，預(yù)分頻設(shè)置為2，使用輸出比較-翻轉(zhuǎn)模式（Output Compare Toggle Mode）。 TIM2計(jì)數(shù)器時(shí)鐘可表達(dá)為：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 MHz 設(shè)置TIM2_CCR1寄存器值為32768，則CC1更新頻率為TIM2計(jì)數(shù)器時(shí)鐘頻率除以CCR1寄存器值，為366.2 Hz。因此，TIM2通道1可產(chǎn)生一個(gè)頻率為183.1 Hz的周期信號(hào)。 同理，根據(jù)寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，TIM2通道2可產(chǎn)生一個(gè)頻率為366.3 Hz的周期信號(hào)；TIM2通道3可產(chǎn)生一個(gè)頻率為732.4 Hz的周期信號(hào)；TIM2通道4可產(chǎn)生一個(gè)頻率為1464.8 Hz的周期信號(hào)。 可以通過示波器觀察各路輸出
上傳時(shí)間： 2014-01-22
上傳用戶：plsee
用verilog編寫的搶答器程序。由硬件思維編寫，由一個(gè)多路開關(guān)和一個(gè)觸發(fā)器構(gòu)成，比起c，簡(jiǎn)單并且穩(wěn)定。
上傳時(shí)間： 2014-11-12
上傳用戶：frank1234
程式描述：使用Cypress的Cy7C68013A晶片進(jìn)行設(shè)計(jì)，實(shí)現(xiàn)USB鍵盤輸入的功能。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器運(yùn)行即可。 注意：可以首先使用Cypress的測(cè)試工具進(jìn)行韌體程式的測(cè)試，以確保韌體程式的正確性。
標(biāo)簽： Cypress 68013A C68013 68013
上傳時(shí)間： 2017-02-10
上傳用戶：ecooo
程式描述：使用Cypress的Cy7C63723晶片進(jìn)行設(shè)計(jì)，實(shí)現(xiàn)USB介面的HID滑鼠。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器運(yùn)行即可。 注意：可以首先使用Cypress的測(cè)試工具進(jìn)行韌體程式的測(cè)試，以確保韌體程式的正確性。
標(biāo)簽： Cypress C63723 63723 Cy7
上傳時(shí)間： 2017-02-10
上傳用戶：6546544
程式描述：使用Cypress的Cy7C68013A晶片進(jìn)行設(shè)計(jì)，測(cè)試USB晶片內(nèi)部RAM，並示範(fàn)內(nèi)部RAM的讀寫。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器運(yùn)行即可。 注意：可以先使用Cypress的測(cè)試工具進(jìn)行韌體程式的測(cè)試，以確保韌體程式的正確性。
標(biāo)簽： Cypress 68013A C68013 68013
上傳時(shí)間： 2014-01-03
上傳用戶：sardinescn
程式描述：使用Cypress的Cy7C68013A晶片進(jìn)行設(shè)計(jì)，實(shí)現(xiàn)Slave FIFO模式的資料獲取。程式包括USB韌體程式以及主機(jī)程式。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運(yùn)行即可。 注意：可以首先使用Cypress的測(cè)試工具進(jìn)行韌體程式的測(cè)試，以確保韌體程式的正確性。
標(biāo)簽： Cypress 68013A C68013 68013
上傳時(shí)間： 2013-12-18
上傳用戶：1427796291
「到Petzold的書中找找」仍然是解決Windows程式開發(fā)各種疑難雜癥時(shí)的靈丹妙藥。在第五版的《Windows程式開發(fā)設(shè)計(jì)指南》中，作者身違背受敬重的Windows Pioneer Award（Windows開路先鋒獎(jiǎng)）得主，依據(jù)最新版本W(wǎng)indows作業(yè)系統(tǒng)，以可靠的取材資料校定這一本經(jīng)典之作一再一次深入探索了Win32程式設(shè)計(jì)介面的根本重心。
上傳時(shí)間： 2014-01-08
上傳用戶：cx111111
工程機(jī)器人自主作業(yè)控制程序，內(nèi)含有數(shù)據(jù)采集，通信以及PID運(yùn)算等代碼。
上傳時(shí)間： 2013-12-23
上傳用戶：66666
本文提出了加快發(fā)展之路 從理論設(shè)計(jì),通過Matlab / Simulink環(huán)境 在定點(diǎn)算法對(duì)其行為模擬的 在FPGA或定制實(shí)現(xiàn)硅片。這個(gè)了 實(shí)現(xiàn)了netlist移植的Simulink系統(tǒng) 描述成的硬件描述語(yǔ)言[VHDL]。在這個(gè)例子中,這個(gè) Simulink-to-VHDL轉(zhuǎn)換器被設(shè)計(jì)來使用 代碼來描述結(jié)構(gòu)VHDL系統(tǒng)互連, 允許簡(jiǎn)單的行為說明基本模塊。 結(jié)果VHDL bit-true交付后代碼 比較定點(diǎn)Simulink仿真模型等效 模擬。
標(biāo)簽： Simulink netlist Matlab FPGA
上傳時(shí)間： 2017-03-09
上傳用戶：duoshen1989
avr相關(guān)知識(shí),該單元包括數(shù)據(jù)與地址移位寄存器TWDR， START/STOP 控制器和總線仲裁判定硬件電 路。TWDR 寄存器用于存放發(fā)送或接收的數(shù)據(jù)或地址。
標(biāo)簽： TWDR avr 相關(guān)知識(shí) 數(shù)據(jù)
上傳時(shí)間： 2017-03-17
上傳用戶：cainaifa
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
