使用VHDL設計一個適用於ETSI OFDM的時間和頻率同步處理器
使用VHDL設計一個適用於ETSI OFDM的時間和頻率同步處理器...
計算器技術資料
?? 資源總數：17845
?? 源代碼：49720
?? 計算器全部資料 (17845個)
以DSP為基礎之數位濾波器之設計,本計劃即是利用數位訊號處理(DSP)來設計無限脈衝響應(IIR)及有限脈衝響應(FIR)濾波器。
以DSP為基礎之數位濾波器之設計,本計劃即是利用數位訊號處理(DSP)來設計無限脈衝響應(IIR)及有限脈衝響應(FIR)濾波器。...
好東西,算牌器,可以讓你在打牌的時候更加的得心應手.
好東西,算牌器,可以讓你在打牌的時候更加的得心應手....
JAVA編寫的小餐廳用戶界面式的點餐算價器,還帶有外框Boder
JAVA編寫的小餐廳用戶界面式的點餐算價器,還帶有外框Boder...
j-link/jlink ARM調試器 算號軟件（keygen)
j-link/jlink ARM調試器 算號軟件（keygen)...
微 型 計 算 機 存 儲 器 系 統 結 構
微 型 計 算 機 存 儲 器 系 統 結 構...
多工器ｖｅｒｉｌｏｇ設計1對多快速解碼提供控制功能
多工器ｖｅｒｉｌｏｇ設計1對多快速解碼提供控制功能...
verilog除頻器可用於編碼段運用可以穩定電路設計
verilog除頻器可用於編碼段運用可以穩定電路設計...
ｖｅｒｉｌｏｇ實現算術運算後利用7段顯示器將結果輸出
ｖｅｒｉｌｏｇ實現算術運算後利用7段顯示器將結果輸出...
編譯器設計 Analysis-Synthesis Model 分析Analysis: 原始程式轉換成階層結構稱為樹(tree)
編譯器設計 Analysis-Synthesis Model 分析Analysis: 原始程式轉換成階層結構稱為樹(tree)，語法樹(syntax tree) 合成Synthesis: 產生目標...