隨著圖像分辨率的越來越高,軟件實現的圖像處理無法滿足實時性的需求;同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上,用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構,架構包括PC機預處理和通信軟件,控制模塊,計算單元,存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現,根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口,不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波,中值濾波,卷積運算及高斯濾波,形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略,通過性能分析,FPGA實現圖像處理在時間上比軟件處理有了很大的提高;通過結果的比較,發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進,提高了算法的可用性,同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的,在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
標簽:
圖像處理
算法研究
硬件設計
上傳時間:
2013-05-30
上傳用戶:水瓶kmoon5