国产精品—色呦呦,精品久久蜜桃,伊人天天久久大香线蕉av色

計算機(jī)等級考試

DesignSpark PCB設計工具軟件_免費下載

DesignSpark PCB 第3版現已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設計計算機 Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學已經準備好了, 備有簡體和繁體版, 趕快下載來看看! 設計PCB產品激活：激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。

標簽： DesignSpark PCB 設計工具免費下載

上傳時間： 2013-10-07

上傳用戶：a67818601
使用C#程式語言開發

使用C#程式語言開發，並執行於.NET Framework下；是研習「蟻拓尋優法」不可或缺的軟體工具。系統使用ACO (Ant Colony Optimization)演算公式模擬螞蟻的覓食行徑抉擇。使用者可以設定費洛蒙和食物氣味強度等相關參數以及動態設定障礙物的位置和形狀，研習螞蟻覓食的最短路徑形成過程。研習各種參數設定對螞蟻覓食行為的影響，了解費落蒙機制對蟻拓尋優化法的影響。本系統可支援柔性計算教學，研習蟻拓優化法中人工螞蟻的隨機搜尋模式和啟發式法則設計原理。

標簽： 程式

上傳時間： 2013-12-24

上傳用戶：anng
本考試系統考試題題型均為單選題,考生分數為:考生答題正確題數/總題數*100分本考試系統如有考生登陸過,就視為已經考試,并限制不能再考,若要恢復考生考試需要進入后臺后點補考后才能繼續考試.

本考試系統考試題題型均為單選題,考生分數為:考生答題正確題數/總題數*100分本考試系統如有考生登陸過,就視為已經考試,并限制不能再考,若要恢復考生考試需要進入后臺后點補考后才能繼續考試. 考生在考試中不能刷新考試頁面,如果刷新就視為作弊,若需要補考,需要等所有考有考生考試完畢后重起IIS后,清空該生考試記錄后才能考試. 后臺地址：admin/login.asp 后臺用戶名：admin 密碼：admin

標簽： 100 分數分

上傳時間： 2015-10-11

上傳用戶：偷心的海盜
災色統計聚類的matlab源碼

災色統計聚類的matlab源碼，可用來進行統計分析，計算白化與灰化的情況

標簽： matlab

上傳時間： 2015-10-27

上傳用戶：1583060504
【二項式係數運算】Dev-C++ 學習

【二項式係數運算】Dev-C++ 學習，運用Dynamic Programming 動態規劃計算

標簽： Dev-C

上傳時間： 2016-09-19

上傳用戶：冇尾飛鉈
這是一個求數獨遊戲的m-file 在matlab的命令窗口鍵入>> sudo7 或者run sudo7 的m-file 之後在 9x9 的方格內填入數獨的問題

這是一個求數獨遊戲的m-file 在matlab的命令窗口鍵入>> sudo7 或者run sudo7 的m-file 之後在 9x9 的方格內填入數獨的問題按下 "計算是否有解" 的功能鍵若不是存在多組的解，則可以按下 "顯示結果" 的功能鍵，也可以載入作者測試的"date1"或"date2" 但不可載入及修改"condition"

標簽： m-file sudo7 matlab gt

上傳時間： 2016-11-18

上傳用戶：waizhang
基于FPGA的圖像處理算法研究及硬件設計.rar

隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。

標簽： FPGA 圖像處理算法研究

上傳時間： 2013-07-29

上傳用戶：愛順不順
基于ARM嵌入式系統的GPS接收機設計

由于全球定位系統在航天、航空、航海、海洋上程、大地測量、陸地導航以及軍事上的大量運用及其廣闊的應用前景，使得GPS接收機系統成為國內外相關領域競相研究的對象。GPS系統的用戶部分主要是各種型號的GPS接收機。所以GPS接收機中的微處理器的運算能力和功耗直接影響整機的性能。本文所研究的是基于ARM微處理器和μC/OS—Ⅱ的嵌入式系統開發及其在GPS接收機中的應用。介紹了OPS接收機設計原理，分析了接收機硬件模塊的組成和功能，設計了由FPGA和ARM完成基帶信號處理及導航解算的接收機，建立了基于ARM和μC/OS—Ⅱ的GPS接收機嵌入式硬件開發平臺。研究了嵌入式實時操作系統μC/OS—Ⅱ，分析了其內核的組成結構：與處理器無關代碼、處理器相關代碼、與應用相關代碼，并重點分析和配置了其中與處理器相關和與應用相關的代碼部分，最終將其成功移植到ARM LPC2290微處理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系統軟件編譯和調試的交叉環境，設計了運行在此環境下的中斷和多任務來實現接收機信號處理、導航解算及顯示等功能，最終完成了基于ARM和μC/OS—Ⅱ的GPS接收機軟應用件設計。總之，本文從研究嵌入式系統的軟、硬件設計及其應用著手，掌握了嵌入式系統開發的核心技術，研制了基于ARM嵌入式開發平臺的GPS接收機。

標簽： ARM GPS 嵌入式系統收機設計

上傳時間： 2013-04-24

上傳用戶：buffer
圖像處理算法研究及硬件設計

隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。

標簽： 圖像處理算法研究硬件設計

上傳時間： 2013-05-30

上傳用戶：水瓶kmoon5
基于FPGA的遺傳算法的硬件實現

遺傳算法是一種基于自然選擇原理的優化算法，在很多領域有著廣泛的應用。但是，遺傳算法使用計算機軟件實現時，會隨著問題復雜度和求解精度要求的提高，產生很大的計算延時，這種計算的延時限制了遺傳算法在很多實時性要求較高場合的應用。為了提升運行速度，可以使用FPGA作為硬件平臺，設計數字系統完成遺傳算法。和軟件實現相比，硬件實現盡管在實時性和并行性方面具有很大優勢，但同時會導致系統的靈活性不足、通用性不強。本文針對上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺劃分成兩類模塊：系統功能模塊和算子功能模塊。針對不同問題，可以在保持系統功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優化運算。本文基于Xilinx公司的Virtex5系列FPGA平臺，使用VerilogHDL語言實現了偽隨機數發生模塊、隨機數接口模塊、存儲器接口/控制模塊和系統控制模塊等系統功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉變異算子模塊等遺傳算法功能模塊，構建了系統功能構架和遺傳算子庫。該設計方法不僅使遺傳算法平臺在解決問題時具有更高的靈活性和通用性，而且維持了系統架構的穩定。本文設計了多峰值、不連續、不可導函數的極值問題和16座城市的旅行商問題 (TSP)對遺傳算法硬件平臺進行了測試。根據測試結果，該硬件平臺表現良好，所求取的最優解誤差均在1％以內。相對于軟件實現，該系統在求解一些復雜問題時，速度可以提高2個數量級。最后，本文使用FPGA實現了粗粒度并行遺傳算法模型，并用于 TSP問題的求解。將硬件平臺的運行速度在上述基礎上提高了近1倍，取得了顯著的效果。關鍵詞：遺傳算法，硬件實現，并行設計，FPGA，TSP

標簽： FPGA 算法硬件實現

上傳時間： 2013-06-15

上傳用戶：hakim