近年來(lái)，igbt功率器件在電機(jī)控制、開(kāi)關(guān)電源和變流設(shè)備等領(lǐng)域的應(yīng)用已經(jīng)非常廣泛。igbt的驅(qū)動(dòng)包括專門(mén)的驅(qū)動(dòng)電路，以及過(guò)流保護(hù)電路等。本文設(shè)計(jì)參考了三菱、西門(mén)康等公司生產(chǎn)的igbt驅(qū)動(dòng)模塊，加入了接口選擇模塊、功能選擇模塊、電源模塊、功率補(bǔ)充模塊等，實(shí)現(xiàn)了整個(gè)驅(qū)動(dòng)電路的模塊化設(shè)計(jì)。單個(gè)模塊可以驅(qū)動(dòng)一個(gè)橋臂的上下兩個(gè)igbt。可以通過(guò)方波控制或者spwm控制[1]等控制方式，驅(qū)動(dòng)單相或者三相逆變器。
標(biāo)簽： IGBT 驅(qū)動(dòng)電路 模塊化設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
隨著無(wú)線通信技術(shù)的不斷發(fā)展和社會(huì)需求的日益增長(zhǎng)，對(duì)通信系統(tǒng)的傳輸質(zhì)量和容量的要求也越來(lái)越大。現(xiàn)代通信系統(tǒng)為了追求更高的數(shù)據(jù)速率和頻譜效率，更趨向于采用非恒定包絡(luò)的調(diào)制方式，而非恒定包絡(luò)調(diào)制方式對(duì)功率放大器的非線性非常敏感，加上現(xiàn)代通信系統(tǒng)對(duì)功率放大器的效率提出了更高的要求，以及功率放大器本身有限的線性度，這就使功率放大器線性化技術(shù)成為無(wú)線通信系統(tǒng)的關(guān)鍵技術(shù)之一。 本文對(duì)功率放大器的線性化技術(shù)進(jìn)行了系統(tǒng)的研究。首先，介紹功率放大器的非線性特性、記憶效應(yīng)產(chǎn)生原理和常見(jiàn)的各種線性化技術(shù)，重點(diǎn)研究了目前流行的自適應(yīng)數(shù)字預(yù)失真技術(shù)原理。其次，介紹了功率放大器的無(wú)記憶模型和有記憶模型，以及兩種實(shí)用的預(yù)失真實(shí)現(xiàn)方法--查表法和多項(xiàng)式法，在此基礎(chǔ)上重點(diǎn)研究了基于QRD_RLS自適應(yīng)算法的記憶多項(xiàng)式法預(yù)失真技術(shù)，對(duì)該算法進(jìn)行了Matlab仿真分析，為后面的FPGA實(shí)現(xiàn)奠定基礎(chǔ)。最后，確定了數(shù)字預(yù)失真實(shí)現(xiàn)的架構(gòu)，介紹了與QRD_RLS算法實(shí)現(xiàn)相關(guān)的CORDIC技術(shù)、復(fù)數(shù)Givens旋轉(zhuǎn)及Systolic陣等原理，詳細(xì)闡述了基于CORDIC技術(shù)的復(fù)數(shù)QRD_RLS算法的Systolic實(shí)現(xiàn)，從而在FPGA上實(shí)現(xiàn)了數(shù)字預(yù)失真。 在軟件無(wú)線電思想的指導(dǎo)下，本文利用System Generator軟件完成了基于QRD_RLS算法的記憶多項(xiàng)式法的數(shù)字預(yù)失真的FPGA設(shè)計(jì)，并且在硬件平臺(tái)上檢驗(yàn)了預(yù)失真效果。
標(biāo)簽： FPGA 射頻功放 數(shù)字預(yù)失真
上傳時(shí)間： 2013-04-24
上傳用戶：84425894
圖像是人類智能活動(dòng)重要的信息來(lái)源之一，是人類相互交流和認(rèn)識(shí)世界的主要媒體。隨著信息高速公路、數(shù)字地球概念的提出，人們對(duì)圖像處理技術(shù)的需求與日劇增，同時(shí)VLSI技術(shù)的發(fā)展給圖像處理技術(shù)的應(yīng)用提供了廣闊的平臺(tái)。圖像處理技術(shù)是圖像識(shí)別和分析的基礎(chǔ)，所以圖像處理技術(shù)對(duì)整個(gè)圖像工程來(lái)說(shuō)就非常重要，對(duì)圖像處理技術(shù)的實(shí)現(xiàn)的研究也就具有重要的理論意義與實(shí)用價(jià)值，包括對(duì)傳統(tǒng)算法的改進(jìn)和硬件實(shí)現(xiàn)的研究。仿生算法的興起為圖像處理問(wèn)題的解決提供了一條十分有效的新途徑；FPGA技術(shù)的發(fā)展為圖像處理的硬件實(shí)現(xiàn)提供了有效的平臺(tái)。 @@ 本文在詳細(xì)介紹鄰域圖像處理算法及其數(shù)據(jù)結(jié)構(gòu)、遺傳算法和蟻群算法基本原理的基礎(chǔ)上，將其應(yīng)用于圖像增強(qiáng)和圖像分割的圖像處理問(wèn)題之中，并將其用FPGA技術(shù)實(shí)現(xiàn)。論文中采用遺傳算法自適應(yīng)的確定非線性變換函數(shù)的參數(shù)對(duì)圖像進(jìn)行增強(qiáng)，在采用FPGA來(lái)實(shí)現(xiàn)的過(guò)程中先對(duì)系統(tǒng)進(jìn)行模塊劃分，主要分為初始化模塊、選擇模塊、適應(yīng)度模塊、控制模塊等，然后利用VHDL語(yǔ)言描述各個(gè)功能模塊，為了提高設(shè)計(jì)效率，利用IP核進(jìn)行存儲(chǔ)器設(shè)計(jì)，利用DSP Builder進(jìn)行數(shù)學(xué)運(yùn)算處理。時(shí)序控制是整個(gè)系統(tǒng)設(shè)計(jì)的核心，為盡量避免毛刺現(xiàn)象，各模塊的時(shí)序控制都是采用單進(jìn)程的Moore狀態(tài)機(jī)實(shí)現(xiàn)的。在圖像分割環(huán)節(jié)中，圖像分割問(wèn)題轉(zhuǎn)換為求圖像的最大熵問(wèn)題，采用蟻群算法對(duì)改進(jìn)的最大熵確定的適應(yīng)度函數(shù)進(jìn)行優(yōu)化，并對(duì)基于FPGA和蟻群算法實(shí)現(xiàn)圖像分割的各個(gè)模塊設(shè)計(jì)進(jìn)行了詳細(xì)介紹。 @@ 對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析表明遺傳算法和蟻群算法在數(shù)字圖像處理中的使用明顯改善了處理的效果，在利用FPGA實(shí)現(xiàn)遺傳算法和蟻群算法的整個(gè)設(shè)計(jì)過(guò)程中由于充分發(fā)揮了FPGA的并行計(jì)算能力及流水線技術(shù)的應(yīng)用，大大提高算法的運(yùn)行速度。 @@關(guān)鍵詞：圖像處理；遺傳算法；蟻群算法；FPGA
標(biāo)簽： FPGA 數(shù)字圖像處理
上傳時(shí)間： 2013-06-03
上傳用戶：小火車?yán)怖怖?/p>
隨著列車自動(dòng)化控制和現(xiàn)場(chǎng)總線技術(shù)的發(fā)展，基于分布式控制系統(tǒng)的列車通信網(wǎng)絡(luò)技術(shù)TCN（IEC-61375）在現(xiàn)代高速列車上得到廣泛應(yīng)用。TCN協(xié)議將列車通信網(wǎng)絡(luò)分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實(shí)現(xiàn)對(duì)開(kāi)式列車中的互聯(lián)車輛間的數(shù)據(jù)傳輸和通信，MVB實(shí)現(xiàn)車載設(shè)備的協(xié)同工作和互相交換信息。 本文介紹了國(guó)內(nèi)外列車通信網(wǎng)絡(luò)的發(fā)展情況和各自優(yōu)勢(shì)，分析了MVB一類設(shè)備底層協(xié)議。研究利用FPGA實(shí)現(xiàn)MVB控制芯片MVBC，用ARM作為微處理器實(shí)現(xiàn)MVB一類設(shè)備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設(shè)計(jì)方法，RLT硬件描述語(yǔ)言實(shí)現(xiàn)MVB控制芯片MVBC一類設(shè)備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫(xiě)和實(shí)時(shí)操作系統(tǒng)的移植。在eCos實(shí)時(shí)操作系統(tǒng)上，完成了驅(qū)動(dòng)和上層應(yīng)用程序，包括端口初始化、端口配置、幀收發(fā)指令和報(bào)文分析。 為了驗(yàn)證設(shè)計(jì)的正確性，在設(shè)計(jì)的硬件平臺(tái)基礎(chǔ)上，搭建了MVB通信網(wǎng)絡(luò)的最小系統(tǒng)，對(duì)網(wǎng)絡(luò)進(jìn)行系統(tǒng)功能測(cè)試。測(cè)試結(jié)果表明：設(shè)計(jì)方案正確，達(dá)到了設(shè)計(jì)的預(yù)期要求。
上傳時(shí)間： 2013-08-03
上傳用戶：bruce5996
自20世紀(jì)80年代以來(lái)，正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用，而且已經(jīng)成為無(wú)線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來(lái)越受到人們的關(guān)注。隨著人們對(duì)通信數(shù)據(jù)化、寬帶化、個(gè)人化和移動(dòng)化需求的增強(qiáng)，OFDM技術(shù)在綜合無(wú)線接入領(lǐng)域?qū)?huì)獲得越來(lái)越廣泛的應(yīng)用。人們開(kāi)始集中越來(lái)越多的精力開(kāi)發(fā)OFDM技術(shù)在移動(dòng)通信領(lǐng)域的應(yīng)用，本文也是基于無(wú)線通信平臺(tái)上的OFDM技術(shù)的運(yùn)用。 本文的所有內(nèi)容都是建立在空地?cái)?shù)據(jù)無(wú)線通信系統(tǒng)下行鏈路FPGA實(shí)現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實(shí)現(xiàn)和調(diào)試上。主要包括幀同步(時(shí)間同步)算法的研究與設(shè)計(jì)、OFDM頻率同步算法的研究與設(shè)計(jì)以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實(shí)現(xiàn)。最終實(shí)現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無(wú)線環(huán)境中連通。 對(duì)于無(wú)線移動(dòng)通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導(dǎo)致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實(shí)現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點(diǎn)對(duì)數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對(duì)系統(tǒng)中存在的定時(shí)偏差、頻率偏差進(jìn)行定時(shí)、頻偏的估計(jì)與補(bǔ)償，來(lái)減少各種同步偏差對(duì)系統(tǒng)性能的影響。在OFDM實(shí)現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費(fèi)了三個(gè)章節(jié)闡述了同步技術(shù)的原理、算法和實(shí)現(xiàn)方法。 目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據(jù)類，盲估計(jì)類和基于循環(huán)前綴的半盲估計(jì)類。本文首先分析了各種載波同步方案的優(yōu)缺點(diǎn)，并舉例說(shuō)明了各個(gè)載波同步方式的實(shí)現(xiàn)方法。然后具體闡述了本文在FPGA平臺(tái)上實(shí)現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實(shí)現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的，在闡述其具體算法的同時(shí)對(duì)算法在不同參數(shù)和不同形式下的性能做出了仿真對(duì)比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實(shí)現(xiàn)是十分方便的。本文主要闡述其實(shí)現(xiàn)結(jié)構(gòu)，重點(diǎn)放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過(guò)程。最后介紹了本文實(shí)現(xiàn)QAM軟解調(diào)的解調(diào)方法。 本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實(shí)現(xiàn)方式時(shí)首先給出實(shí)現(xiàn)框圖，然后對(duì)框圖中比較重要或者復(fù)雜的部分進(jìn)行詳細(xì)闡述。在介紹完每個(gè)模塊實(shí)現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測(cè)試結(jié)果。
上傳時(shí)間： 2013-06-26
上傳用戶：希醬大魔王
自20世紀(jì)90年代以來(lái)，隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路技術(shù)和通信及網(wǎng)絡(luò)技術(shù)的發(fā)展，微機(jī)保護(hù)和測(cè)控裝置的性能得到大幅提升，以此為基礎(chǔ)的變電站自動(dòng)化系統(tǒng)在我國(guó)的電力系統(tǒng)中得到長(zhǎng)足的發(fā)展和廣泛的應(yīng)用。 @@ 為增加產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力，電力系統(tǒng)二次設(shè)備生產(chǎn)廠商緊跟市場(chǎng)需求，將各種具有高性價(jià)比的新型處理器芯片和外圍芯片大量應(yīng)用到變電站自動(dòng)化系統(tǒng)的保護(hù)、測(cè)控裝置上，如32位CPU、數(shù)字信號(hào)處理芯片DSP、高速高精度A/D轉(zhuǎn)換芯片、大容量Flash存儲(chǔ)芯片、可編程邏輯器件CPLD、FPGA等。這些功能強(qiáng)大的器件的應(yīng)用使保護(hù)測(cè)控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時(shí)，各種成熟的商用嵌入式實(shí)時(shí)操作系統(tǒng)的采用使處理器的性能得到充分發(fā)揮，裝置通信、數(shù)據(jù)存儲(chǔ)及處理能力更強(qiáng)，性能大幅提高，程序移植升級(jí)更加方便快捷。 @@ 本論文以現(xiàn)階段國(guó)內(nèi)外變電站自動(dòng)化系統(tǒng)測(cè)控技術(shù)為參考，根據(jù)變電站自動(dòng)化系統(tǒng)的發(fā)展趨勢(shì)和要求，研究一種基于ARM和FPGA技術(shù)并采用嵌入式實(shí)時(shí)操作系統(tǒng)的高性能測(cè)控裝置，并給出硬軟件設(shè)計(jì)。 @@ 裝置硬件采用模塊化設(shè)計(jì)，按照測(cè)控裝置基本功能設(shè)計(jì)插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數(shù)量可以根據(jù)需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進(jìn)的基于ARM技術(shù)的微處理器AT91RM9200，通過(guò)數(shù)據(jù)、地址總線和其他插件板連接，構(gòu)成裝置的整個(gè)系統(tǒng)。交流采樣插件采用FPGA技術(shù)，利用ALTERA公司的FPGA芯片EP1K10實(shí)現(xiàn)交流采樣的控制，降低了CPU的負(fù)擔(dān)。 @@ 軟件采用Vxworks嵌入式實(shí)時(shí)操作系統(tǒng)，增加了系統(tǒng)的性能。以任務(wù)來(lái)管理不同的軟件功能模塊，利于裝置軟件的并行開(kāi)發(fā)和維護(hù)。 @@關(guān)鍵詞：測(cè)控裝置；嵌入式實(shí)時(shí)操作系統(tǒng)；ARM；現(xiàn)場(chǎng)可編程門(mén)陣列
上傳時(shí)間： 2013-04-24
上傳用戶：JESS
DDR2 SDRAM是目前內(nèi)存市場(chǎng)上的主流內(nèi)存。除了通用計(jì)算機(jī)系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存，越來(lái)越多的SoC系統(tǒng)芯片中會(huì)集成有DDR2接口模塊。因此，設(shè)計(jì)一款匹配DDR2的內(nèi)存控制器將會(huì)具有良好的應(yīng)用前景。 論文在研究了DDR2的JEDEC標(biāo)準(zhǔn)的基礎(chǔ)上，設(shè)計(jì)出DDR2控制器的整體架構(gòu)，采用自項(xiàng)向下的設(shè)計(jì)方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語(yǔ)言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級(jí)設(shè)計(jì)。根據(jù)在設(shè)計(jì)中遇到的問(wèn)題，對(duì)DDR2控制器的整體架構(gòu)進(jìn)行改進(jìn)與完善。在分析了Altera數(shù)字PHY的基本性能的基礎(chǔ)上，設(shè)計(jì)DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗(yàn)證平臺(tái)，針對(duì)設(shè)計(jì)的具體功能進(jìn)行仿真驗(yàn)證，并實(shí)現(xiàn)在Altera Stratix II GX90開(kāi)發(fā)板上對(duì)DDR2存儲(chǔ)芯片基本讀/寫(xiě)操作控制的FPGA功能演示。 論文設(shè)計(jì)的DDR2控制器的主要特點(diǎn)是： 1.支持?jǐn)?shù)字PHY電路，不需要實(shí)際的硬件電路就完成DDR2控制器與DDR2存儲(chǔ)芯片之間的物理層接口，節(jié)約了設(shè)計(jì)成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來(lái)，簡(jiǎn)化了具體操作。 3.支持多個(gè)DDR2存儲(chǔ)芯片，使得DDR2控制器的應(yīng)用范圍更為廣闊。 4.支持DDR2的三項(xiàng)新技術(shù)，充分發(fā)揮DDR2內(nèi)存的特性。 5.自動(dòng)DDR2刷新控制，方便用戶對(duì)DDR2內(nèi)存的控制。
上傳時(shí)間： 2013-06-10
上傳用戶：ynzfm
隨著人們對(duì)于高速無(wú)線數(shù)據(jù)業(yè)務(wù)的急切需求以及新的無(wú)線通信技術(shù)的發(fā)展，頻譜資源匱乏問(wèn)題日益嚴(yán)重。無(wú)線頻譜的緊缺已經(jīng)成為限制無(wú)線通信與服務(wù)應(yīng)用持續(xù)發(fā)展的瓶頸。認(rèn)知無(wú)線電技術(shù)(Cognitive Radio)改變了傳統(tǒng)的固定頻譜分配方式，它以頻譜利用的高效性為目標(biāo)，允許非授權(quán)用戶擇機(jī)利用授權(quán)用戶的頻譜空洞傳輸數(shù)據(jù)，以此來(lái)解決無(wú)線頻譜資源短缺的問(wèn)題。它是具有自主尋找和使用空閑頻譜資源能力的智能無(wú)線電技術(shù)。本文的目標(biāo)是在基于FPGA+DSP的系統(tǒng)硬件平臺(tái)上，以軟件編程的方式實(shí)現(xiàn)認(rèn)知無(wú)線電數(shù)據(jù)傳輸?shù)墓δ堋?軟件無(wú)線電是實(shí)現(xiàn)認(rèn)知無(wú)線電的理想平臺(tái)。本文首先闡述了軟件無(wú)線電的基本工作原理及關(guān)鍵技術(shù)途徑，對(duì)多速率信號(hào)處理中的內(nèi)插和抽取、帶通采樣、數(shù)字下變頻、濾波等技術(shù)進(jìn)行了分析與探討，為設(shè)計(jì)多速率調(diào)制解調(diào)系統(tǒng)提供了理論基礎(chǔ)。然后針對(duì)軟件無(wú)線電的要求給出了基于FPFA+DSP的系統(tǒng)設(shè)計(jì)硬件框圖，并對(duì)其中的部分硬件(FPGA、AD9857、AD9235)做了簡(jiǎn)要的描述并給出其初始化過(guò)程。在理解基本概念和原理的基礎(chǔ)上，詳細(xì)論述了在系統(tǒng)硬件設(shè)計(jì)平臺(tái)上實(shí)現(xiàn)的π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)技術(shù)。本文給出了調(diào)制解調(diào)系統(tǒng)實(shí)現(xiàn)方案中的各個(gè)功能模塊(差分編、解碼，加同步頭、內(nèi)插和成形濾波，下變頻，系統(tǒng)同步等)具體的設(shè)計(jì)方案和通過(guò)硬件編程實(shí)現(xiàn)了板級(jí)的仿真和最后的硬件實(shí)現(xiàn)，并對(duì)其中得到的數(shù)據(jù)進(jìn)行分析，進(jìn)一步驗(yàn)證方案的可行性。最后介紹了通信板同頻譜感知板協(xié)同工作原理，依據(jù)頻譜感知板獲取的各個(gè)信道狀況自適應(yīng)的選擇π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)方式并在FPGA上實(shí)現(xiàn)了其中部分功能。
標(biāo)簽： FPGA 多速率 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-30
上傳用戶：fywz
現(xiàn)代社會(huì)對(duì)各種無(wú)線通信業(yè)務(wù)的需求迅猛增長(zhǎng)，這就要求無(wú)線通信在具有較高傳輸質(zhì)量的同時(shí)，還必須具有較大的傳輸容量。這種需求要求在無(wú)線通信中必須采用效率較高的線性調(diào)制方式，以提高有限頻帶帶寬的數(shù)據(jù)速率和頻譜利用率，而效率較高的調(diào)制方式通常會(huì)對(duì)發(fā)端發(fā)射機(jī)的線性要求較高，這就使功率放大器線性化技術(shù)成為下一代無(wú)線通信系統(tǒng)的關(guān)鍵技術(shù)之一。 在本文中，研究了前人所提出的各種功放線性化技術(shù)，如功率回退法、正負(fù)反饋法、預(yù)失真和非線性器件法等等，針對(duì)功率放大器對(duì)信號(hào)的失真放大問(wèn)題進(jìn)行研究，對(duì)比和研究了目前廣泛流行的自適應(yīng)數(shù)字預(yù)失真算法。在一般的自適應(yīng)數(shù)字預(yù)失真算法中，主要有兩類：無(wú)記憶非線性預(yù)失真和有記憶非線性預(yù)失真。無(wú)記憶非線性預(yù)失真主要是通過(guò)比較功率放大器的反饋信號(hào)和已知輸入信號(hào)的幅度和相位的誤差來(lái)估計(jì)預(yù)失真器的各種修正參數(shù)。而有記憶非線性預(yù)失真主要是綜合考慮功率放大器非線性和記憶性對(duì)信號(hào)的污染，需要同時(shí)分析信號(hào)的當(dāng)前狀態(tài)和歷史狀態(tài)。在對(duì)比完兩種數(shù)字預(yù)失真算法之后，文章著重分析了有記憶預(yù)失真算法，選擇了其中的多項(xiàng)式預(yù)失真算法進(jìn)行了具體分析推演，并通過(guò)軟件無(wú)線電的方法將數(shù)字信號(hào)處理與FPGA結(jié)合起來(lái)，在內(nèi)嵌了System Generator軟件的Matlab/Simulink上對(duì)該算法進(jìn)行仿真分析，證明了這個(gè)算法的性能和有效性。 本文另外一個(gè)最重要的創(chuàng)新點(diǎn)在于，在FPGA設(shè)計(jì)上，使用了系統(tǒng)級(jí)設(shè)計(jì)的思路，與Xilinx公司提供的軟件能夠很好的配合，在完成仿真后能夠直接將代碼轉(zhuǎn)換成FPGA的網(wǎng)表文件或者硬件描述語(yǔ)言，大大簡(jiǎn)化了開(kāi)發(fā)過(guò)程，縮短了系統(tǒng)的開(kāi)發(fā)周期。
上傳時(shí)間： 2013-06-20
上傳用戶：handless
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過(guò)程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無(wú)縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過(guò)圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語(yǔ)言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過(guò)程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：ynsnjs
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
