這個(gè)程式可以用來(lái)觀察其他程式的VCL組態(tài)、記憶體內(nèi)容。幫助設(shè)計(jì)時(shí)的runtime debug。 當(dāng)然也可以用來(lái)看別人程式中用了什麼元件、設(shè)計(jì)了什麼property
標(biāo)簽： property runtime debug 程式
上傳時(shí)間： 2015-04-11
上傳用戶：ynzfm
家具行業(yè)的成本核算報(bào)價(jià)系統(tǒng),主要征對(duì)家個(gè)產(chǎn)品的結(jié)構(gòu)展開(kāi)進(jìn)行材料成本及人工制造費(fèi)用統(tǒng)計(jì),加上可調(diào)節(jié)的利潤(rùn)設(shè)定,將其成本核算出來(lái),同時(shí)將報(bào)價(jià)單作出來(lái)
標(biāo)簽： 家 成本核算 人工 制造
上傳時(shí)間： 2014-01-21
上傳用戶：songnanhua
FastReport3.0程序設(shè)計(jì)手冊(cè),愛(ài)好編程的朋友可以參考本手冊(cè).
標(biāo)簽： FastReport 3.0 手冊(cè) 程序
上傳時(shí)間： 2014-11-10
上傳用戶：R50974
一本對(duì)象程序設(shè)計(jì) For Delphi的書(shū)籍,內(nèi)容詳細(xì)講解了Delphi的面向?qū)幊谭椒ㄅc技巧!
標(biāo)簽： Delphi For 程序
上傳時(shí)間： 2015-04-27
上傳用戶：mikesering
詳細(xì)介紹了開(kāi)關(guān)電源的設(shè)計(jì),再勵(lì)磁回路串接約為勵(lì)磁繞組電阻值10倍的附加電阻來(lái)構(gòu)成閉合電路，把同步電動(dòng)機(jī)的定子直接接入電網(wǎng)，使之按異步電動(dòng)機(jī)啟動(dòng)，當(dāng)轉(zhuǎn)速達(dá)到亞同步轉(zhuǎn)速（95%）時(shí)，再切除附加電阻。
標(biāo)簽： 勵(lì)磁 開(kāi)關(guān)電源 回路 繞組
上傳時(shí)間： 2014-01-14
上傳用戶：從此走出陰霾
設(shè)計(jì)一個(gè)比例控制器去對(duì)閉迴路轉(zhuǎn)移函數(shù)做控制。
標(biāo)簽： 比例 控制器 控制
上傳時(shí)間： 2015-05-08
上傳用戶：拔絲土豆
大型電子製造業(yè)后臺(tái)數(shù)據(jù)庫(kù)的詳細(xì)設(shè)計(jì)!絕對(duì)好東西!(部分刪減)
標(biāo)簽： 大型 后臺(tái) 分
上傳時(shí)間： 2015-05-17
上傳用戶：aa54
設(shè)計(jì)VHDL24小時(shí)的時(shí)鐘，去除了按鍵彈跳現(xiàn)象
標(biāo)簽： VHDL 24
上傳時(shí)間： 2013-12-23
上傳用戶：hzy5825468
Oracle9iデータベース物理設(shè)計(jì)方針表領(lǐng)域編
標(biāo)簽： Oracle9i 物理
上傳時(shí)間： 2015-05-23
上傳用戶：liansi
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: 為確保產(chǎn)品之製造性, R&D在設(shè)計(jì)階段必須遵循Layout相關(guān)規(guī)範(fàn), 以利製造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計(jì)而重工之浪費(fèi).
標(biāo)簽： Layout 1.70 Rule PCB
上傳用戶：it男一枚
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
