近年來，語音識別研究大部分集中在算法設(shè)計和改進等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺的推出，語音識別實現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。 本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進行研究的基礎(chǔ)上，重點探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺上實現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。 本系統(tǒng)整體設(shè)計基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點是實現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時系統(tǒng)控制核心都在FPGA內(nèi)部實現(xiàn)，可以極為方便地更新和升級系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護性。 此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運算，在設(shè)計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實現(xiàn)了語音信號的端點檢測模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面： （1）結(jié)合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統(tǒng)的總體設(shè)計，在此基礎(chǔ)上進行了系統(tǒng)的軟硬件的選擇和設(shè)計。 （2）自主設(shè)計了純硬件描述語言的驅(qū)動電路設(shè)計，完成了高速語音采集的工作，并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進行提取導(dǎo)入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。 （3）完成高速定點256點的FFT模塊的設(shè)計，此模塊是系統(tǒng)成敗的關(guān)鍵，實現(xiàn)高速實時的運算。 （4）結(jié)合SOPC的特性，設(shè)計了人機友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅(qū)動接口設(shè)計完成用戶定制的系統(tǒng)。 （5）進行了整體系統(tǒng)測試，系統(tǒng)可以較穩(wěn)定地實現(xiàn)實時處理的目的，具有一定的市場潛在價值。
標(biāo)簽： FPGA 語音識別 系統(tǒng)設(shè)計
上傳時間： 2013-05-23
上傳用戶：ABCD_ABCD
隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高，基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現(xiàn)，從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面，現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實時信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu)，其中DSP主要負責(zé)完成系統(tǒng)通信和基帶信號處理算法，而FPGA主要完成信號預(yù)處理等前端算法，并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統(tǒng)的FPGA軟件設(shè)計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統(tǒng)當(dāng)中以擴展系統(tǒng)音視頻信號處理能力，體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計正逐漸成為現(xiàn)代FPGA應(yīng)用的一個熱點。結(jié)合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計了一個嵌入式系統(tǒng)，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊，實現(xiàn)了系統(tǒng)與上位PC機之間的以太網(wǎng)通信鏈路。此外，為擴展系統(tǒng)功能，適應(yīng)未來可能的軟件升級，進一步提高系統(tǒng)的通用性，還將嵌入式實時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計的關(guān)鍵技術(shù)和基本的設(shè)計方法，充分體現(xiàn)了目前高速實時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關(guān)鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統(tǒng)；MicroBlaze
標(biāo)簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-17
上傳用戶：wangchong
隨著數(shù)碼技術(shù)的不斷發(fā)展，數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴大，其實時處理技術(shù)成為研究的熱點。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統(tǒng)的圖像顯示系統(tǒng)必須連接到PC才能觀察圖像視頻，存在著高速實時性、穩(wěn)定性問題。本設(shè)計脫離高清晰工業(yè)相機必須與PC連接才可以觀看到高清晰圖像的束縛，實現(xiàn)系統(tǒng)的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器，提出用硬件實現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設(shè)計方案，完成由黑白圖像到高清彩色圖像的轉(zhuǎn)換，用SDRAM作緩存，輸出標(biāo)準(zhǔn)VGA信號，可直接連接VGA顯示器、投影儀等設(shè)備進行實時的視頻圖像觀看，與模擬相機740X576分辨率(480線)圖像相比，設(shè)計圖像畫質(zhì)相當(dāng)于1280X1024分辨率(750線)，最高幀率25fps，整個結(jié)構(gòu)應(yīng)用FPGA作為主控制器，用少量的緩存代替?zhèn)鹘y(tǒng)的大容量存儲，加快了運算速率，減小了電路規(guī)模，滿足圖像實時處理的要求，使展現(xiàn)出來的視頻圖像得到質(zhì)的飛躍。可以廣泛應(yīng)用于工業(yè)控制和遠程監(jiān)控等領(lǐng)域。 論文研究的重點是采用altera公司EP2C芯片前端驅(qū)動CMOS圖像傳感器，實時采集Bayer圖像象素，分析研究CFA圖像插值算法，實現(xiàn)了基于FPGA的實時線性插值算法，能夠?qū)斎胧敲肯袼?bit、分辨率為1280×1204的Bayer模式圖像數(shù)據(jù)進行實時重構(gòu)，輸出彩色RGB圖像。由端口FIFO作為數(shù)據(jù)緩沖，存儲一幀圖像到高速SDRAM，構(gòu)建VGA顯示控制器，實現(xiàn)對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結(jié)構(gòu)包括電源模塊單元等、CMOS成像單元、FPGA數(shù)據(jù)處理單元、SDRAM控制單元、VGA顯示接口單元。 最后，對系統(tǒng)進行了調(diào)試。經(jīng)實驗驗證，系統(tǒng)達到了實時性，能正確和可靠的工作。整個設(shè)計模塊能夠滿足高幀率和高清晰的實時圖像處理，占用系統(tǒng)資源很少，用較少的時間完成了圖像數(shù)據(jù)的轉(zhuǎn)換，提高了效率。
標(biāo)簽： FPGA 實時圖像采集 與處理系統(tǒng)
上傳時間： 2013-06-08
上傳用戶：zhengjian
高速數(shù)據(jù)采集系統(tǒng)在信號檢測、雷達、圖像處理、網(wǎng)絡(luò)通信等領(lǐng)域有廣泛應(yīng)用，不同的應(yīng)用要求使用不同的總線和不同的設(shè)計，但是，無論基于何種應(yīng)用，其設(shè)計的關(guān)鍵在接口的實現(xiàn)上。 @@ 隨著cPCI總線技術(shù)的發(fā)展，cPCI總線逐漸代替了PCI總線、VME總線，成為測控領(lǐng)域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數(shù)據(jù)傳輸速度的要求和采集卡與PC機連接的機械強度的要求，本論文提出設(shè)計基于cPCI總線接口的數(shù)據(jù)采集系統(tǒng)。設(shè)計中利用單片F(xiàn)PGA芯片實現(xiàn)PCI協(xié)議，代替?zhèn)鹘y(tǒng)的FIFO芯片和串并轉(zhuǎn)換芯片，并完成對模擬電路的控制功能；并提出將應(yīng)用程序中的一部分?jǐn)?shù)據(jù)讀寫操作放入動態(tài)鏈接庫中，減少因應(yīng)用程序反復(fù)調(diào)用驅(qū)動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協(xié)議，理解高頻數(shù)字電路設(shè)計方法和高速數(shù)據(jù)采集原理，本文開發(fā)了基于cPCI接口的高速數(shù)據(jù)采集系統(tǒng)。經(jīng)過綜合測試和現(xiàn)場應(yīng)用驗證表明，采集系統(tǒng)已達到了要求的性能指標(biāo)。 @@關(guān)鍵詞：FPGA；數(shù)據(jù)采集系統(tǒng)；cPCI； PC
上傳時間： 2013-07-08
上傳用戶：ikemada
近紅外光譜法是血液成分無創(chuàng)檢測方法中的熱點，也是取得成果最多的方法之一。但是，個體差異和測量條件是影響近紅外光譜血液成分無創(chuàng)檢測的一個較突出的問題。而動態(tài)光譜法就是針對這個問題而提出的一種全新的近紅外無創(chuàng)血液成分濃度檢測方法。它從原理上消除了個體差異和測量條件等對光譜檢測的影響，為基于近紅外光譜法的血液成分無創(chuàng)檢測方法進入臨床應(yīng)用去除了一個較為關(guān)鍵的障礙。因此，本文根據(jù)動態(tài)光譜檢測原理設(shè)計了基于FPGA的動態(tài)光譜數(shù)據(jù)采集系統(tǒng)。 在分析了動態(tài)光譜數(shù)據(jù)采集系統(tǒng)的性能要求后，采用DALSA的高性能線陣CCD IL-C6-2048C作為光電轉(zhuǎn)換器件；根據(jù)CCD輸出數(shù)據(jù)的高速度和信號微弱及含有噪聲等特點，選用了高速、高精度、并帶有相關(guān)雙采樣芯片的圖像處理芯片AD9826作為模數(shù)轉(zhuǎn)換器件；以FPGA及其內(nèi)嵌的NIOSⅡ處理器作為核心控制器，并用LabVIEW對采集得到的數(shù)據(jù)進行顯示。 在FPGA中，利用Verilog HDL語言編寫了CCD和AD9826的控制時序；利用兩塊雙口RAM組成乒乓操作單元，實現(xiàn)高速數(shù)據(jù)的緩存，避免利用NiosⅡ處理器直接讀取時的頻繁中斷。將NIOSⅡ處理器系統(tǒng)嵌入到FPGA中，實現(xiàn)整個系統(tǒng)的管理。NiOSⅡ處理器利用中斷方式讀取緩存單元中的數(shù)據(jù)、經(jīng)對數(shù)變換后傳遞給計算機。其中緩存數(shù)據(jù)的讀取及對數(shù)變換均采用自定義組件的方式將硬件單元添加到NIOSⅡ系統(tǒng)中，編程時直接調(diào)用。NIOSⅡ系統(tǒng)通過串口將處理后的數(shù)據(jù)傳遞給LabVIEW， LabVIEW對數(shù)據(jù)簡單處理后顯示，以實時觀察采樣數(shù)據(jù)是否正確。 最后對系統(tǒng)進行了實驗測試，實驗結(jié)果表明，系統(tǒng)能夠很好的采集并顯示數(shù)據(jù)，能夠初步完成光信號的檢測。
標(biāo)簽： FPGA 動態(tài) 光譜數(shù)據(jù)
上傳時間： 2013-04-24
上傳用戶：luyanping
溫濕度是影響糧食儲藏的重要參數(shù)，兩者之間是相互關(guān)聯(lián)的，溫濕度控制不好必然引起糧食發(fā)熱和霉變，且極易產(chǎn)生連鎖反應(yīng)，從而造成難以挽回的損失。溫濕度的控制直接影響到糧食存儲系統(tǒng)的性能。岡此，糧食溫濕度測控技術(shù)在農(nóng)業(yè)上的應(yīng)用是十分重要的。本文研究基于FPGA的糧倉溫濕度監(jiān)制系統(tǒng)。 設(shè)計了基于FPGA的糧倉溫濕度監(jiān)控系統(tǒng)，該系統(tǒng)主要由溫濕度傳感器、控制電路、單片機和上位機構(gòu)成。單片機主要完成溫度數(shù)據(jù)的采集和上位機的通訊；控制電路基于FPGA進行設(shè)計，主要負責(zé)采集濕度信息，計算溫濕度偏差及其變化率，通過調(diào)用模糊控制算法對溫濕度進行模糊控制，單片機通過RS485總線和上位機進行串口通信，使上位機能夠?qū)崟r記錄，顯示溫濕度變化值和控制過程曲線。該系統(tǒng)實現(xiàn)了糧倉內(nèi)溫濕度的實時監(jiān)測，使管理人員可以實時掌控糧倉內(nèi)的溫濕度情況。 采用FPGA設(shè)計控制電路簡化了系統(tǒng)的組成和外圍數(shù)字電路，易于系統(tǒng)擴展和升級，內(nèi)部集成了信號處理、控制、檢測電路，減少了系統(tǒng)的體積，縮短了開發(fā)周期，大大增強了系統(tǒng)的可靠性；配合功率驅(qū)動、電源等外圍電路，完成信號采集、處理和控制等功能，節(jié)省了開發(fā)成本，使糧倉溫濕度控制系統(tǒng)更加集成化。這也恰恰更加符合當(dāng)今電子產(chǎn)品高精度，集成化的要求。 系統(tǒng)采用直接輸出數(shù)字量的DS1820溫度傳感器和濕度傳感器HS1101并將HS1101與555定時器組成振蕩電路，其輸出為頻率脈沖信號，與濕度值成線性關(guān)系，該頻率脈沖信號可直接送入FPGA進行計數(shù)，這樣溫濕度傳感器輸出的信號都沒有經(jīng)過放大、A/D轉(zhuǎn)換，進一步減少了測量誤差。控制電路采用了VHDL硬件描述語言進行編寫。本裝置已作出實樣，通過了調(diào)試，已達到預(yù)期效果。
上傳時間： 2013-06-16
上傳用戶：731140412
近年來，瓦斯事故在煤礦生產(chǎn)事故中所占比例越來越高，給礦工的生產(chǎn)生活帶來了極大的災(zāi)難，必須加強對瓦斯的監(jiān)測監(jiān)控，避免瓦斯爆炸事故。因此對瓦斯氣體進行快速、實時檢測對于煤礦安全生產(chǎn)及環(huán)境保護有特別重要的意義。便攜式甲烷檢測報警儀是各國應(yīng)用最早最普遍的一種甲烷濃度檢測儀表，可隨時檢測作業(yè)場所的甲烷濃度，也可使用甲烷傳感器對甲烷濃度進行連續(xù)實時地監(jiān)測。大體上當(dāng)前應(yīng)用的便攜式甲烷檢測儀器，按檢測原理分為光學(xué)甲烷檢測儀、熱導(dǎo)型甲烷檢測儀、熱催化型甲烷檢測報警儀、氣敏半導(dǎo)體式甲烷檢測儀等幾種。 光干涉甲烷檢測儀性能穩(wěn)定、使用壽命長，測量準(zhǔn)確，是我國煤礦主要的便攜式甲烷檢測儀器。但現(xiàn)有的光干涉甲烷檢測儀存在自動化程度低、測量方法繁瑣、讀數(shù)不直觀，人為誤差較大、不能存儲數(shù)據(jù)等缺點。為此本文在干涉型甲烷檢測儀實現(xiàn)的原理上提出利用線陣型電荷耦合器件(CCD)對干涉條紋進行非接觸式的自動測量，獲得條紋信息，通過CCD驅(qū)動、高速模數(shù)轉(zhuǎn)換、數(shù)據(jù)采集等關(guān)鍵技術(shù)，實現(xiàn)了干涉條紋位移的精確測量，由單片機對量化后的測量信號進行智能處理，數(shù)字化顯示甲烷含量的測量結(jié)果。 光干涉甲烷檢測的關(guān)鍵是對干涉條紋中白基線以及黑色條紋位置的檢測，本設(shè)計采用線陣CCD成像獲取條紋信息判別其位置。CCD是一種性能獨特的半導(dǎo)體光電器件，近年來在攝像、工業(yè)檢測等科技領(lǐng)域里得到了廣泛的應(yīng)用。將CCD技術(shù)應(yīng)用于位置測量可以實現(xiàn)高精度和非接觸測量的要求；運用FPGA實現(xiàn)CCD芯片的驅(qū)動具有速度快、穩(wěn)定高等優(yōu)點：模數(shù)轉(zhuǎn)換之后的數(shù)據(jù)沒有采用專用存儲芯片進行存儲，而采用FPGA硬件開發(fā)平臺和Verilog HDL硬件描述語言編寫代碼實現(xiàn)數(shù)據(jù)采集模塊系統(tǒng)，同時提高數(shù)據(jù)采集精準(zhǔn)度，既降低成本又提高了存儲效率。 本文設(shè)計的新系統(tǒng)使用方便、精度高、數(shù)據(jù)可儲存，克服了傳統(tǒng)光干涉甲烷檢測儀的缺點，技術(shù)指標(biāo)和功能都得到較大改善。
上傳時間： 2013-06-08
上傳用戶：jogger_ding
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應(yīng)用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機，它實時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：ynsnjs
圖像采集系統(tǒng)是數(shù)字圖像信號處理過程中不可缺少的重要部分，它將前端相機所捕獲的模擬信號轉(zhuǎn)化為數(shù)字信號，或者直接從數(shù)字相機中獲取數(shù)字信號，然后通過高速的計算機總線傳回計算機，憑借計算機的強大的運算、數(shù)據(jù)存儲與處理等操作能力，可以方便快捷地對信號進行分析處理，具有人機友好、功能靈活、可移植性強等優(yōu)點。隨著對數(shù)據(jù)傳送速度要求的提高，PCI總線以其高的數(shù)據(jù)傳輸率，即插即用，低功耗等眾多優(yōu)點，得到廣泛的應(yīng)用。本文針對PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機制，采用可編程邏輯器件FPGA實現(xiàn)與PCI9054的本地接口的信號轉(zhuǎn)換，給出了邏輯實現(xiàn)方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設(shè)計進行了詳細分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設(shè)計、并行接口設(shè)計、PCI接口設(shè)計、PC端控制軟件設(shè)計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計圖、實物圖及注釋詳細的相關(guān)源程序清單。在文章的軟件設(shè)計部分介紹了WinDriver驅(qū)動開發(fā)工具，利用WinDriver工具，在WindowsXP系統(tǒng)下實現(xiàn)設(shè)備的驅(qū)動程序開發(fā)，完成主模式數(shù)據(jù)傳輸和設(shè)備中斷的功能。
上傳時間： 2013-06-09
上傳用戶：
視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對多路視頻信號進行實時監(jiān)控，如果每一路視頻信號都占用一個監(jiān)視器屏幕，則會大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計與實現(xiàn)。 本文對視頻圖像畫面分割技術(shù)進行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲控制模塊和圖像合成模塊的設(shè)計，首先，由攝像頭采集四路模擬視頻信號，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲到圖像存儲器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實現(xiàn)了四路視頻圖像分割的功能。從而驗證了電路設(shè)計和分割方法的正確性。 本文通過由FPGA實現(xiàn)多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態(tài)配置等方法，實現(xiàn)四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計和進一步擴展功能，同時提高了系統(tǒng)的靈活性。
上傳時間： 2013-04-24
上傳用戶：gundan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
