本論文針對6kV/400kW三相異步電動機(jī)的中壓變頻器試驗裝置，從分析目前中壓變頻器常用的主回路拓?fù)淙胧郑敿?xì)闡述并分析了本文研究的單元串聯(lián)型中壓變頻器控制系統(tǒng)。 本文首先從理論上分析了多單元串聯(lián)型中壓變頻器脈寬控制原理。然后，把一種高性能的V/f控制方案引入中壓變頻器控制系統(tǒng)。通過矢量補(bǔ)償定子壓降，進(jìn)行轉(zhuǎn)差補(bǔ)償和對電機(jī)電流進(jìn)行限制控制，實現(xiàn)了具有很好的低頻性能并具有防“跳閘”等功能的V/f控制方案。 同時，本文將Siemens公司通用變頻器的時隙、連接紙的概念運(yùn)用到中壓變頻器控制領(lǐng)域。增加了系統(tǒng)的可變性，自由性和方便性。設(shè)計了具有系統(tǒng)組態(tài)功能的模塊化軟件，其中著重對控制軟件中的幾個重要功能進(jìn)行了分析討論。這些重要功能模塊有：控制字和狀態(tài)字、順序控制、V/f曲線、給定積分器、基于電壓補(bǔ)償?shù)妮敵鲎詣臃€(wěn)壓算法、通訊功能等。 中壓變頻器在實驗室設(shè)計為6kV/22kW試驗系統(tǒng)，實際設(shè)計為6kV/400kW的變頻系統(tǒng)裝置。本文給出了實驗室調(diào)試結(jié)果及分析。實驗結(jié)果表明，該中壓變頻器能夠安全、穩(wěn)定地運(yùn)行。
上傳時間： 2013-04-24
上傳用戶：mingaili888
藍(lán)牙（Bluetooth）技術(shù)是近年來國外先進(jìn)國家研究發(fā)展最快的短程無線通信技術(shù)之一，能夠廣泛地應(yīng)用于工業(yè)短距離無線控制裝置、近距離移動無線控制設(shè)備、機(jī)器人控制、辦公自動化及多媒體娛樂設(shè)備等局部范圍內(nèi)無線數(shù)據(jù)傳輸?shù)念I(lǐng)域中。在我國,由于對藍(lán)牙技術(shù)的研究還處于研究開發(fā)的初級階段, 還沒有形成藍(lán)牙數(shù)據(jù)短距離無線通信的一套開放性應(yīng)用標(biāo)準(zhǔn)。 在無線音頻傳輸領(lǐng)域內(nèi)，傳統(tǒng)的基于模擬調(diào)制方式的無線音頻傳輸由于抗干擾能力較差，傳輸?shù)囊纛l質(zhì)量會受到較大的影響，而國內(nèi)市場上的藍(lán)牙音頻產(chǎn)品僅支持單聲道語音傳輸。所以，對基于藍(lán)牙技術(shù)的高品質(zhì)多通道音頻傳輸技術(shù)的研究將具有一定的技術(shù)創(chuàng)新性，在無線音頻傳輸領(lǐng)域也具有較為廣闊的市場前景。 本文以嵌入式藍(lán)牙技術(shù)與音頻信號傳輸系統(tǒng)為研究開發(fā)課題，參考國外藍(lán)牙技術(shù)協(xié)議標(biāo)準(zhǔn),利用功能模塊單元與嵌入式技術(shù),目標(biāo)是研制一種基于嵌入式開發(fā)應(yīng)用的高品質(zhì)雙聲道藍(lán)牙無線音頻傳輸系統(tǒng)。本系統(tǒng)通過對雙聲道線性模擬音源的數(shù)字化MP3編解碼處理，結(jié)合基于嵌入式應(yīng)用的簡化后的HCI層藍(lán)牙應(yīng)用協(xié)議，實現(xiàn)了藍(lán)牙信道帶寬內(nèi)的高品質(zhì)雙聲道音頻信號點對點的傳輸。 在硬件設(shè)計上，系統(tǒng)采用了模塊化設(shè)計思想。發(fā)送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構(gòu)成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負(fù)責(zé)音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負(fù)責(zé)MP3數(shù)據(jù)幀的高速傳輸以及藍(lán)牙接口協(xié)議控制；無線模塊采用藍(lán)牙單芯片解決方案（集成藍(lán)牙射頻、基帶和鏈路管理等），負(fù)責(zé)MP3數(shù)據(jù)幀的射頻發(fā)送和接收。模塊與模塊之間采用工業(yè)標(biāo)準(zhǔn)接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍(lán)牙模塊之間采用DMA方式的通用異步串口（UART）。 在軟件設(shè)計上，系統(tǒng)主要由藍(lán)牙協(xié)議解釋、傳輸控制和芯片驅(qū)動三部分構(gòu)成。在藍(lán)牙協(xié)議解釋上，系統(tǒng)采用了基于HCI層的ACL數(shù)據(jù)包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數(shù)據(jù)傳輸技術(shù)；芯片驅(qū)動主要指對MAS3587的基本配置。 對目標(biāo)系統(tǒng)的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結(jié)果表明，輸入音源在經(jīng)過MP3編碼、發(fā)射、接收及MP3解碼后，音頻質(zhì)量基本上沒受影響，實際雙聲道音質(zhì)接近于CD音質(zhì)，而無線傳輸?shù)目煽啃赃h(yuǎn)高于模擬無線音頻傳輸，幾乎沒有斷音與錯音，充分體現(xiàn)了嵌入式藍(lán)牙無線技術(shù)的優(yōu)勢。
標(biāo)簽： 嵌入式 傳輸 藍(lán)牙技術(shù)
上傳時間： 2013-05-27
上傳用戶：稀世之寶039
GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機(jī)的實現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對GSM基帶同步技術(shù)進(jìn)行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實現(xiàn)GSM接收機(jī)的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實現(xiàn)的GSM接收機(jī)具有靈活、可靠、擴(kuò)展性好的優(yōu)點。 @@ 論文主要討論GSM接收機(jī)同步算法與基于FPGA和DSP的GSM接收機(jī)設(shè)計， @@ 主要內(nèi)容包括： @@ 通過相關(guān)理論知識的學(xué)習(xí)，設(shè)計驗證了GSM基帶同步算法。對FB時間同步，討論了包絡(luò)檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實相關(guān)和復(fù)相關(guān)兩種方法；對頻率同步，給出了一種對FB運(yùn)用相關(guān)運(yùn)算來精確估計頻率誤差的算法。 @@ 設(shè)計了使用GSM射頻收發(fā)芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發(fā)板進(jìn)行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進(jìn)行了詳細(xì)的介紹，設(shè)計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設(shè)計了基于RF前端+FPGA的GSM接收機(jī)方案。利用ALTERA EP2S180開發(fā)平臺來完成基帶數(shù)據(jù)的處理。針對ALTERA EP2S180開發(fā)平臺模數(shù)轉(zhuǎn)換器AD9433的特點使用THS4501設(shè)計了單獨的差分運(yùn)算放大器模塊；設(shè)計了平臺的數(shù)據(jù)存儲方案并將該平臺得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計了基于RF前端+DSP的GSM接收機(jī)方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲方案。 @@ 給出了接收機(jī)硬件測試的結(jié)果，從多方面驗證了所設(shè)計硬件平臺的可靠性。 @@關(guān)鍵詞：GSM接收機(jī)；同步；RF； FPGA；DSP；
上傳時間： 2013-07-01
上傳用戶：sh19831212
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進(jìn)和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
近年來，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了快速的發(fā)展，F(xiàn)PGA不但解決了信號處理系統(tǒng)小型化、低功耗、高可靠性等問題，而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計方式使其越來越多的取代ASIC的市場。傳統(tǒng)的通用信號處理系統(tǒng)使用DSP作為處理核心，系統(tǒng)的可重構(gòu)型不強(qiáng)，F(xiàn)PGA解決了這一問題，并且現(xiàn)有的FPGA中，多數(shù)已集成DSP模塊，結(jié)合FPGA較強(qiáng)的信號并行處理特性使其與DSP信號處理能力差距很小。因此，F(xiàn)PGA作為處理核心的通用信號處理系統(tǒng)具有很強(qiáng)的可實施性。 @@ 基于上述要求，作者設(shè)計和完成了一個基于多FPGA的通用實時信號處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實時數(shù)據(jù)。作者通過全面的分析，設(shè)計了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺能夠根據(jù)實際需求進(jìn)行靈活的搭配，核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號)技術(shù)，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進(jìn)行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計范疇，因此必須重視信號完整性的設(shè)計與分析問題，作者根據(jù)高速電路的設(shè)計慣例和軟件輔助設(shè)計的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上，順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計的重要環(huán)節(jié)，作者還在文中研究了在系統(tǒng)設(shè)計過程中出現(xiàn)的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲器接口設(shè)計決定本系統(tǒng)的使用性能，本文基于所選的FPGA芯片進(jìn)行了詳細(xì)的闡述和驗證。并結(jié)合系統(tǒng)的核心板和底板，完成了應(yīng)用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計工作，對其中的部分接口進(jìn)行了邏輯驗證。 @@ 經(jīng)過測試，該通用的信號處理平臺具有實時性好、通用性強(qiáng)、可擴(kuò)展和可重構(gòu)等特點，能夠滿足當(dāng)前一些信號處理系統(tǒng)對高速、實時處理的要求，可以廣泛應(yīng)用于實時信號處理領(lǐng)域。通過本平臺的研究和開發(fā)工作，為進(jìn)一步研究和設(shè)計通用、實時信號處理系統(tǒng)打下了堅實的基礎(chǔ)。 @@關(guān)鍵詞：通用實時信號處理；FPGA；信號完整性；DDR2；LVDS
標(biāo)簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-27
上傳用戶：qiaoyue
虛擬儀器技術(shù)是以傳感器、信號測量與處理、微型計算機(jī)等技術(shù)為基礎(chǔ)而形成的一門綜合應(yīng)用技術(shù)。目前虛擬儀器大部分是基于PC機(jī)，利用PCI等總線技術(shù)傳輸數(shù)據(jù)，數(shù)據(jù)卡插拔不便，便攜性差。隨著嵌入式技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)平臺已經(jīng)應(yīng)用到各個領(lǐng)域，而市場上的嵌入式虛擬儀器系統(tǒng)還相當(dāng)少，各種研究工作才剛剛起步，各種高性能的虛擬儀器和處理系統(tǒng)在現(xiàn)代工業(yè)控制和科學(xué)研究中已成為必不可少的部分。因此在我國開發(fā)具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統(tǒng)發(fā)展趨勢和特點，采用FPGA技術(shù)，進(jìn)行一種支持多種平臺的高速虛擬儀器系統(tǒng)的設(shè)計與研究，并針對高速虛擬儀器系統(tǒng)中的一些技術(shù)難點提出解決方案。首先進(jìn)行了系統(tǒng)的總體設(shè)計，確定了采用FPGA作為系統(tǒng)的控制核心，并選取了Labview作為PC平臺應(yīng)用程序開發(fā)工具，利用USB2.0接口來進(jìn)行數(shù)據(jù)傳輸；同時選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統(tǒng)硬軟件平臺。隨后進(jìn)行了各個具體模塊的設(shè)計，在硬件方面，分別設(shè)計了前端處理電路，ADC電路以及USB接口電路。在軟件方面，進(jìn)行了FPGA控制程序的設(shè)計工作，實現(xiàn)了對各個模塊和接口電路的控制功能。在上層應(yīng)用程序的設(shè)計方面，設(shè)計了Labview應(yīng)用程序，實現(xiàn)了波形顯示和頻譜分析等儀器功能，人機(jī)界面良好。在嵌入式平臺上面，進(jìn)行了WinCE下GPIO驅(qū)動程序設(shè)計，并在上層應(yīng)用程序中調(diào)用驅(qū)動來進(jìn)行數(shù)據(jù)的讀取。為了解決高速ADC與數(shù)據(jù)緩存器的速度不匹配的問題，提出利用多體交叉式存儲器結(jié)構(gòu)的設(shè)計方案，并在FPGA內(nèi)對控制程序進(jìn)行了設(shè)計，對其時序進(jìn)行了仿真。 最后對系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作，利用上層軟件對輸入波形進(jìn)行采集。根據(jù)調(diào)試結(jié)果看，該系統(tǒng)對輸入信號進(jìn)行了較好的采樣和存儲，還原了波形，達(dá)到了預(yù)期效果。課題研究并且對設(shè)計出一種支持多平臺的新型虛擬儀器系統(tǒng)，具有性能好、使用靈活，節(jié)省成本等特點，具有較高的研究價值和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：shwjl
數(shù)據(jù)采集是信號與信息系統(tǒng)中一個重要的組成部分，也是數(shù)字信號處理的關(guān)鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)，提出一種由高速A/D轉(zhuǎn)換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實現(xiàn)方法。該系統(tǒng)利用AD器件對信號進(jìn)行放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計內(nèi)部模塊和時鐘信號來進(jìn)行電路控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機(jī)。FPGA作為采集系統(tǒng)的核心部件，完成了內(nèi)部數(shù)字電路設(shè)計，使系統(tǒng)具有很高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā)，重點研究了A/D模數(shù)轉(zhuǎn)換、FPGA芯片設(shè)計及PCI總結(jié)接口設(shè)計，完成了系統(tǒng)的各級電路硬件設(shè)計，并通過系統(tǒng)仿真驗證了系統(tǒng)的可行性。
標(biāo)簽： FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：小楊高1
對于H.264視頻編碼系統(tǒng)，雖然單純用軟件也可以實現(xiàn)整個編碼過程，但是由于整個編碼系統(tǒng)的算法復(fù)雜度很高，里面又有大量的數(shù)學(xué)運(yùn)算，使得軟件的計算能力差、速度慢，容易造成總線擁擠，所以單純地依靠軟件無法實現(xiàn)視頻編碼的要求。為了縮短整個編碼的時間，提高編碼系統(tǒng)的工作效率，有必要將軟件中耗費時間和資源較多的模塊用硬件來實現(xiàn)。本文正是基于上述的想法，通過使用FPGA豐富的內(nèi)部資源來實現(xiàn)H.264的編碼。本系統(tǒng)流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數(shù)據(jù)轉(zhuǎn)換為ITU656格式的數(shù)字視頻數(shù)據(jù)，然后由FPGA讀取并進(jìn)行預(yù)測、變換和編碼，最后將編碼生成的碼流通過USB接口發(fā)送到PC端進(jìn)行解碼和顯示。
上傳時間： 2013-06-30
上傳用戶：hehuaiyu
隨著人們對于高速無線數(shù)據(jù)業(yè)務(wù)的急切需求以及新的無線通信技術(shù)的發(fā)展，頻譜資源匱乏問題日益嚴(yán)重。無線頻譜的緊缺已經(jīng)成為限制無線通信與服務(wù)應(yīng)用持續(xù)發(fā)展的瓶頸。認(rèn)知無線電技術(shù)(Cognitive Radio)改變了傳統(tǒng)的固定頻譜分配方式，它以頻譜利用的高效性為目標(biāo)，允許非授權(quán)用戶擇機(jī)利用授權(quán)用戶的頻譜空洞傳輸數(shù)據(jù)，以此來解決無線頻譜資源短缺的問題。它是具有自主尋找和使用空閑頻譜資源能力的智能無線電技術(shù)。本文的目標(biāo)是在基于FPGA+DSP的系統(tǒng)硬件平臺上，以軟件編程的方式實現(xiàn)認(rèn)知無線電數(shù)據(jù)傳輸?shù)墓δ堋?軟件無線電是實現(xiàn)認(rèn)知無線電的理想平臺。本文首先闡述了軟件無線電的基本工作原理及關(guān)鍵技術(shù)途徑，對多速率信號處理中的內(nèi)插和抽取、帶通采樣、數(shù)字下變頻、濾波等技術(shù)進(jìn)行了分析與探討，為設(shè)計多速率調(diào)制解調(diào)系統(tǒng)提供了理論基礎(chǔ)。然后針對軟件無線電的要求給出了基于FPFA+DSP的系統(tǒng)設(shè)計硬件框圖，并對其中的部分硬件(FPGA、AD9857、AD9235)做了簡要的描述并給出其初始化過程。在理解基本概念和原理的基礎(chǔ)上，詳細(xì)論述了在系統(tǒng)硬件設(shè)計平臺上實現(xiàn)的π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)技術(shù)。本文給出了調(diào)制解調(diào)系統(tǒng)實現(xiàn)方案中的各個功能模塊(差分編、解碼，加同步頭、內(nèi)插和成形濾波，下變頻，系統(tǒng)同步等)具體的設(shè)計方案和通過硬件編程實現(xiàn)了板級的仿真和最后的硬件實現(xiàn)，并對其中得到的數(shù)據(jù)進(jìn)行分析，進(jìn)一步驗證方案的可行性。最后介紹了通信板同頻譜感知板協(xié)同工作原理，依據(jù)頻譜感知板獲取的各個信道狀況自適應(yīng)的選擇π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)方式并在FPGA上實現(xiàn)了其中部分功能。
標(biāo)簽： FPGA 多速率 調(diào)制解調(diào)器
上傳時間： 2013-05-30
上傳用戶：fywz
互感器是電力系統(tǒng)中電能計量和繼電保護(hù)中的重要設(shè)備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟(jì)運(yùn)行密切相關(guān)。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產(chǎn)的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進(jìn)口。電子式互感器的發(fā)展，使得電子式互感器校驗儀的研制勢在必行。 本課題依據(jù)國際標(biāo)準(zhǔn)IEC60044-7、IEC60044-8和國內(nèi)標(biāo)準(zhǔn)GB20840[1].7-2007、GB20840[1].8-2007，設(shè)計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進(jìn)行校驗，即同時測試待校驗電子式互感器和標(biāo)準(zhǔn)電磁式互感器二次側(cè)的輸出信號，比較兩路信號的參數(shù)，根據(jù)比較結(jié)果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結(jié)構(gòu)及輸出數(shù)字信號的特征，然后詳細(xì)論述了電子式互感器校驗儀的硬件及軟件設(shè)計方法。硬件主要采用FPGA技術(shù)設(shè)計以太網(wǎng)控制器RTL8019的控制電路，以實現(xiàn)電子式互感器信號的遠(yuǎn)程接收，同時設(shè)計A/D芯片MAX125的控制電路，以實現(xiàn)標(biāo)準(zhǔn)電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術(shù)，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對硬件電路的底層控制，運(yùn)用準(zhǔn)同步算法和DFT算法開發(fā)應(yīng)用程序?qū)崿F(xiàn)對數(shù)字信號的處理。最終完成電子式互感器校驗儀的設(shè)計。 最后進(jìn)行了相關(guān)的實驗，所研制的電子式互感器校驗儀對0.5準(zhǔn)確級的電子式電壓互感器和0.5準(zhǔn)確級電子式電流互感器分別進(jìn)行了校驗，對其額定負(fù)荷的20％、100％、120％點做為測量點進(jìn)行測量。經(jīng)過對實驗數(shù)據(jù)的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據(jù)。
上傳時間： 2013-04-24
上傳用戶：569342831
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
