隨著數(shù)字時(shí)代的到來(lái)，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無(wú)線(xiàn)接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來(lái)，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開(kāi)發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路Q(chēng)AM調(diào)制的全過(guò)程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國(guó)內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國(guó)內(nèi)國(guó)際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國(guó)內(nèi)有線(xiàn)電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過(guò)程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過(guò)程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開(kāi)發(fā)流程。 5.深入研究了基于FPAG代碼開(kāi)發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路Q(chēng)AM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。 最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國(guó)標(biāo)的要求。
上傳時(shí)間： 2013-07-05
上傳用戶(hù)：leehom61
隨著社會(huì)、科技、經(jīng)濟(jì)的不斷發(fā)展，視頻監(jiān)控技術(shù)因其具有直觀、方便、信息內(nèi)容豐富等特點(diǎn)以及廣闊的應(yīng)用范圍，一直受到業(yè)界的廣泛關(guān)注。而隨著光纖通信技術(shù)的迅速發(fā)展，利用光纖通信技術(shù)實(shí)現(xiàn)視頻監(jiān)控系統(tǒng)的設(shè)計(jì)已成為視頻監(jiān)控技術(shù)發(fā)展的一個(gè)潮流。 本課題探究的數(shù)字視頻監(jiān)控系統(tǒng)支持八路視頻信號(hào)和反向數(shù)據(jù)信號(hào)的實(shí)時(shí)傳輸，系統(tǒng)主要分為視頻發(fā)送端和視頻接收端兩部分。系統(tǒng)視頻發(fā)送端主要包括視頻處理模塊、反向數(shù)據(jù)處理模塊、FPGA主控處理模塊、光收發(fā)一體模塊，其中FPGA主控處理模塊實(shí)現(xiàn)的主要功能是系統(tǒng)視頻信號(hào)傳輸中視頻一次復(fù)接處理以及反向數(shù)據(jù)傳輸中數(shù)據(jù)接收和線(xiàn)路解碼處理等。系統(tǒng)視頻接收端與視頻發(fā)送端的結(jié)構(gòu)是對(duì)應(yīng)的，主要功能模塊同樣包括視頻處理模塊、反向數(shù)據(jù)處理模塊、FPGA主控處理模塊、光收發(fā)一體模塊，其中FPGA主控處理模塊實(shí)現(xiàn)的主要功能是系統(tǒng)視頻信號(hào)傳輸中視頻二次分接處理以及反向數(shù)據(jù)傳輸中數(shù)據(jù)線(xiàn)路編碼和發(fā)送處理等。 本論文的研究重點(diǎn)是八路視頻信號(hào)傳輸中數(shù)字復(fù)分接的設(shè)計(jì)和反向數(shù)據(jù)信號(hào)傳輸中線(xiàn)路碼的編解碼設(shè)計(jì)。論文首先對(duì)課題研究的數(shù)字視頻監(jiān)控系統(tǒng)的總體設(shè)計(jì)進(jìn)行了詳細(xì)的介紹，給出了各個(gè)功能模塊電路的具體實(shí)現(xiàn)設(shè)計(jì)方案；其次認(rèn)真分析了視頻監(jiān)控系統(tǒng)八路視頻信號(hào)傳輸中數(shù)字復(fù)分接的基本原理和實(shí)現(xiàn)方式，討論了系統(tǒng)視頻信號(hào)傳輸中數(shù)字復(fù)分接的設(shè)計(jì)思想及實(shí)現(xiàn)方案，給出了視頻信號(hào)復(fù)分接的程序設(shè)計(jì)與仿真驗(yàn)證；最后詳細(xì)闡述了視頻監(jiān)控系統(tǒng)反向數(shù)據(jù)信號(hào)傳輸中線(xiàn)路碼的選擇及實(shí)現(xiàn)方式，結(jié)合數(shù)據(jù)光纖傳輸?shù)男阅芴攸c(diǎn)，選用CMI碼作為反向數(shù)據(jù)傳輸?shù)木€(xiàn)路碼型，討論了系統(tǒng)反向數(shù)據(jù)信號(hào)傳輸中CMI編解碼的設(shè)計(jì)思路及實(shí)現(xiàn)方案，給出了數(shù)據(jù)信號(hào)CMI編解碼的程序設(shè)計(jì)與仿真驗(yàn)證。 論文的關(guān)鍵部分主要是FPGA主控處理模塊的程序設(shè)計(jì)，利用VHDL硬件描述語(yǔ)言完成視頻數(shù)字復(fù)分接和反向數(shù)據(jù)CMI編解碼的程序設(shè)計(jì)，并在QuanusII軟件開(kāi)發(fā)平臺(tái)下完成了系統(tǒng)的程序設(shè)計(jì)與仿真驗(yàn)證。
標(biāo)簽： FPGA 數(shù)字視頻 監(jiān)控系統(tǒng)
上傳時(shí)間： 2013-05-31
上傳用戶(hù)：fudong911
·摘 要:采用光電式和碼盤(pán)傳感器對(duì)直流電機(jī)進(jìn)行測(cè)量，其結(jié)果簡(jiǎn)單易于實(shí)現(xiàn)，測(cè)量準(zhǔn)確度高。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：chenjjer
隨著圖像采集系統(tǒng)的廣泛應(yīng)用，人們對(duì)CCD探測(cè)系統(tǒng)的要求日益提高。傳統(tǒng)的CCD探測(cè)系統(tǒng)由于結(jié)構(gòu)復(fù)雜，造價(jià)較高，己不能滿(mǎn)足日益廣泛的應(yīng)用需要。本文設(shè)計(jì)了一套基于單片F(xiàn)PGA的小型化與經(jīng)濟(jì)化的CCD探測(cè)系統(tǒng)，能夠滿(mǎn)足空間光強(qiáng)的測(cè)量并實(shí)現(xiàn)光信號(hào)的識(shí)別和處理。 本文研究了CCD探測(cè)系統(tǒng)的基本結(jié)構(gòu)。設(shè)計(jì)了基于單片F(xiàn)PGA的CCD探測(cè)系統(tǒng)的硬件電路原理圖，完成了硬件電路板制作與調(diào)試。系統(tǒng)FPGA選用Altera公司的低成本FPGA芯片EP2C20Q240，電路板采用雙層板設(shè)計(jì)，實(shí)現(xiàn)了CCD探測(cè)系統(tǒng)的小型化與經(jīng)濟(jì)化的目標(biāo)。利用FPGA器件實(shí)現(xiàn)了CCD驅(qū)動(dòng)時(shí)序脈沖的設(shè)計(jì)、實(shí)現(xiàn)了單采樣與相關(guān)雙采樣的控制程序設(shè)計(jì)，利用FPGA的數(shù)字信號(hào)處理功能實(shí)現(xiàn)了相關(guān)雙采樣的信號(hào)處理。基于FPGA的可編程特性，在不改變外部電路的基礎(chǔ)上，通過(guò)程序的改變，對(duì)CCD驅(qū)動(dòng)頻率、模數(shù)轉(zhuǎn)換器采樣時(shí)刻的選擇進(jìn)行方便調(diào)節(jié)。系統(tǒng)與上位機(jī)的數(shù)據(jù)傳輸接口采用了網(wǎng)絡(luò)傳輸方案，充分發(fā)揮了網(wǎng)絡(luò)傳輸?shù)倪h(yuǎn)距離傳輸、遠(yuǎn)程訪(fǎng)問(wèn)、信息共享等優(yōu)勢(shì)，系統(tǒng)采用基于FPGA的NiosⅡ嵌入式處理器系統(tǒng)，通過(guò)對(duì)其應(yīng)用軟件的開(kāi)發(fā)，實(shí)現(xiàn)了系統(tǒng)與上位機(jī)之間數(shù)據(jù)的可靠性傳輸。
標(biāo)簽： FPGA CCD 探測(cè)系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶(hù)：hainan_256
目 錄 第一章 概述 3 第一節(jié) 硬件開(kāi)發(fā)過(guò)程簡(jiǎn)介 3 §1.1.1 硬件開(kāi)發(fā)的基本過(guò)程 4 §1.1.2 硬件開(kāi)發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責(zé)與基本技能 4 §1.2.1 硬件工程師職責(zé) 4 §1.2.1 硬件工程師基本素質(zhì)與技術(shù) 5 第二章 硬件開(kāi)發(fā)規(guī)范化管理 5 第一節(jié) 硬件開(kāi)發(fā)流程 5 §3.1.1 硬件開(kāi)發(fā)流程文件介紹 5 §3.2.2 硬件開(kāi)發(fā)流程詳解 6 第二節(jié) 硬件開(kāi)發(fā)文檔規(guī)范 9 §2.2.1 硬件開(kāi)發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開(kāi)發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開(kāi)發(fā)相關(guān)的流程文件介紹 11 §3.3.1 項(xiàng)目立項(xiàng)流程： 11 §3.3.2 項(xiàng)目實(shí)施管理流程： 12 §3.3.3 軟件開(kāi)發(fā)流程： 12 §3.3.4 系統(tǒng)測(cè)試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內(nèi)部驗(yàn)收流程 13 第三章 硬件EMC設(shè)計(jì)規(guī)范 13 第一節(jié) CAD輔助設(shè)計(jì) 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產(chǎn)品性能和技術(shù)參數(shù) 19 §3.2.2 FPGA的開(kāi)發(fā)工具的使用： 22 §3.2.3 EPLD產(chǎn)品性能和技術(shù)參數(shù) 23 §3.2.4 MAX + PLUS II開(kāi)發(fā)工具 26 §3.2.5 VHDL語(yǔ)音 33 第三節(jié) 常用的接口及總線(xiàn)設(shè)計(jì) 42 §3.3.1 接口標(biāo)準(zhǔn)： 42 §3.3.2 串口設(shè)計(jì)： 43 §3.3.3 并口設(shè)計(jì)及總線(xiàn)設(shè)計(jì)： 44 §3.3.4 RS－232接口總線(xiàn) 44 §3.3.5 RS－422和RS－423標(biāo)準(zhǔn)接口聯(lián)接方法 45 §3.3.6 RS－485標(biāo)準(zhǔn)接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設(shè)計(jì)指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標(biāo)準(zhǔn)電路 49 §3.4.5 高速時(shí)鐘線(xiàn)設(shè)計(jì) 50 §3.4.6 接口驅(qū)動(dòng)及支持芯片 51 §3.4.7 復(fù)位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調(diào)試端口設(shè)計(jì)及常用儀器 53 第五節(jié) 邏輯電平設(shè)計(jì)與轉(zhuǎn)換 54 §3.5.1 TTL、ECL、PECL、CMOS標(biāo)準(zhǔn) 54 §3.5.2 TTL、ECL、MOS互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設(shè)計(jì)指南 67 §3.6.1 公司常用母板簡(jiǎn)介 67 §3.6.2 高速傳線(xiàn)理論與設(shè)計(jì) 70 §3.6.3 總線(xiàn)阻抗匹配、總線(xiàn)驅(qū)動(dòng)與端接 76 §3.6.4 布線(xiàn)策略與電磁干擾 79 第七節(jié) 單板軟件開(kāi)發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開(kāi)發(fā)環(huán)境 82 §3.7.3 單板軟件調(diào)試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設(shè)計(jì) 88 §3.8.1 接地設(shè)計(jì) 88 §3.8.2 電源設(shè)計(jì) 91 第九節(jié) 時(shí)鐘、同步與時(shí)鐘分配 95 §3.9.1 時(shí)鐘信號(hào)的作用 95 §3.9.2 時(shí)鐘原理、性能指標(biāo)、測(cè)試 102 第十節(jié) DSP技術(shù) 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點(diǎn)與應(yīng)用 109 §3.10.3 TMS320 C54X DSP硬件結(jié)構(gòu) 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協(xié)議及標(biāo)準(zhǔn) 120 第一節(jié) 國(guó)際標(biāo)準(zhǔn)化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開(kāi)發(fā)常用通信標(biāo)準(zhǔn) 122 §4.2.1 ISO開(kāi)放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標(biāo)準(zhǔn) 125 §4.2.4 V系列標(biāo)準(zhǔn) 125 §4.2.5 TIA/EIA 系列接口標(biāo)準(zhǔn) 128 §4.2.5 CCITT X系列建議 130 參考文獻(xiàn) 132 第五章 物料選型與申購(gòu) 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購(gòu)流程 144 第六節(jié) 接觸供應(yīng)商須知 145 第七節(jié) MRPII及BOM基礎(chǔ)和使用 146
標(biāo)簽： 硬件工程師
上傳時(shí)間： 2013-05-28
上傳用戶(hù)：pscsmon
LED電源驅(qū)動(dòng)與控制 中國(guó)照明學(xué)會(huì)LED燈具設(shè)計(jì)技術(shù)高級(jí)培訓(xùn)班
標(biāo)簽： LED 電源驅(qū)動(dòng) 控制
上傳時(shí)間： 2013-06-25
上傳用戶(hù)：ivan-mtk
·基本信息·出版社：國(guó)防科技大學(xué)出版社·頁(yè)碼：393 頁(yè)·出版日期：2006年·ISBN：7810240501·條形碼：9787810240505·版本：4·裝幀：平裝·開(kāi)本：16開(kāi)編輯推薦本書(shū)對(duì)當(dāng)前使用較多的幾類(lèi)傳感器，如電位計(jì)式、應(yīng)變式、電容式、電感式、壓電式、磁電式、光敏式、霍爾式傳感器的基本原理，靜、動(dòng)態(tài)特性，信號(hào)調(diào)節(jié)電路及其應(yīng)用都作了較為詳細(xì)的分析，還介紹了有關(guān)這些傳感器的設(shè)計(jì)知識(shí)。對(duì)光纖
上傳時(shí)間： 2013-07-11
上傳用戶(hù)：wff
北京航空航天大學(xué)出版社，周航慈 吳光文著，【基于嵌入式實(shí)時(shí)操作系統(tǒng)的程序設(shè)計(jì)技術(shù)】，2006年11月第1版。本書(shū)詳細(xì)介紹了基于嵌入式實(shí)時(shí)操作系統(tǒng)的程序設(shè)計(jì)技術(shù)，書(shū)中介紹的內(nèi)容以源碼開(kāi)放的嵌入式實(shí)時(shí)操作系統(tǒng)μC/OSII為軟件運(yùn)行環(huán)境，以ARM7為硬件環(huán)境。本書(shū)內(nèi)容深入淺出，為加深理解，列舉了很多程序設(shè)計(jì)實(shí)例和實(shí)驗(yàn)。
標(biāo)簽： 73 嵌入式 實(shí)時(shí)操作系統(tǒng) 程序設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：新手無(wú)憂(yōu)
北京航空航天大學(xué)出版社，周航慈 吳光文著，【基于嵌入式實(shí)時(shí)操作系統(tǒng)的程序設(shè)計(jì)技術(shù)】，2006年11月第1版。本書(shū)詳細(xì)介紹了基于嵌入式實(shí)時(shí)操作系統(tǒng)的程序設(shè)計(jì)技術(shù)，書(shū)中介紹的內(nèi)容以源碼開(kāi)放的嵌入式實(shí)時(shí)操作系統(tǒng)μC/OSII為軟件運(yùn)行環(huán)境，以ARM7為硬件環(huán)境。本書(shū)內(nèi)容深入淺出，為加深理解，列舉了很多程序設(shè)計(jì)實(shí)例和實(shí)驗(yàn)。
標(biāo)簽： 146 74 嵌入式 實(shí)時(shí)操作系統(tǒng)
上傳時(shí)間： 2013-07-06
上傳用戶(hù)：時(shí)代電子小智
北京航空航天大學(xué)出版社，周航慈 吳光文著，【基于嵌入式實(shí)時(shí)操作系統(tǒng)的程序設(shè)計(jì)技術(shù)】，2006年11月第1版。本書(shū)詳細(xì)介紹了基于嵌入式實(shí)時(shí)操作系統(tǒng)的程序設(shè)計(jì)技術(shù)，書(shū)中介紹的內(nèi)容以源碼開(kāi)放的嵌入式實(shí)時(shí)操作系統(tǒng)μC/OSII為軟件運(yùn)行環(huán)境，以ARM7為硬件環(huán)境。本書(shū)內(nèi)容深入淺出，為加深理解，列舉了很多程序設(shè)計(jì)實(shí)例和實(shí)驗(yàn)。
標(biāo)簽： 147 218 嵌入式 實(shí)時(shí)操作系統(tǒng)
上傳時(shí)間： 2013-07-30
上傳用戶(hù)：chongchong2016
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
