神經(jīng)網(wǎng)絡(luò)控制算法作為一種比較成熟的智能控制算法，在空空導(dǎo)彈的理論研究中也得到了很多應(yīng)用，但它的實(shí)際應(yīng)用通常是通過(guò)軟件實(shí)現(xiàn)的，而軟件實(shí)現(xiàn)是串行執(zhí)行指令，運(yùn)行速度慢，可靠性低，很難滿足實(shí)際導(dǎo)彈制導(dǎo)系統(tǒng)實(shí)時(shí)性的要求。控制算法硬件實(shí)現(xiàn)的最大特點(diǎn)就是可提高控制算法的實(shí)時(shí)運(yùn)算速度和可靠性。本課題針對(duì)導(dǎo)彈制導(dǎo)系統(tǒng)，以FPGA為硬件平臺(tái)研究神經(jīng)網(wǎng)絡(luò)控制算法的硬件實(shí)現(xiàn)。本文首先對(duì)BP神經(jīng)網(wǎng)絡(luò)算法思想進(jìn)行了深入分析，并對(duì)BP網(wǎng)絡(luò)的各個(gè)階段進(jìn)行了理論推導(dǎo)，最后對(duì)BP神經(jīng)網(wǎng)絡(luò)PID飛行控制算法進(jìn)行了研究和總結(jié)，為硬件實(shí)現(xiàn)提供了理論基礎(chǔ)。基于對(duì)上述理論的深入研究和分析，本文提出了一種適合FPGA實(shí)現(xiàn)該神經(jīng)網(wǎng)絡(luò)控制算法的硬件實(shí)現(xiàn)模型。在該模型中，神經(jīng)網(wǎng)絡(luò)各層之間采用串行執(zhí)行數(shù)據(jù)方式，層間則采用并行運(yùn)行方式，可有效提高系統(tǒng)的運(yùn)算速度。由于模塊化、層次化的自頂向下的模塊化設(shè)計(jì)方法可有效減少錯(cuò)誤的產(chǎn)生，是設(shè)計(jì)復(fù)雜大規(guī)模系統(tǒng)的理想設(shè)計(jì)方法。本文采用了此設(shè)計(jì)方法，通過(guò)把系統(tǒng)模塊化，對(duì)各個(gè)子模塊分別用VHDL硬件描述語(yǔ)言進(jìn)行描述，并基于QUARTUS II軟件開發(fā)平臺(tái)進(jìn)行綜合和仿真，直到達(dá)到研究設(shè)計(jì)要求。最后將仿真程序源代碼下載配置到具體的Cyclone II系列EP2C70 FPGA芯片中,應(yīng)用于某實(shí)際導(dǎo)彈控制系統(tǒng)的研究。理論分析和實(shí)驗(yàn)結(jié)果表明該神經(jīng)網(wǎng)絡(luò)飛行控制算法的FPGA硬件實(shí)現(xiàn)是有效可行的，可滿足系統(tǒng)實(shí)時(shí)性的要求，為制導(dǎo)系統(tǒng)的實(shí)際工程實(shí)現(xiàn)提供了基礎(chǔ)。
標(biāo)簽：
FPGA
PID
神經(jīng)網(wǎng)絡(luò)
飛行控制
上傳時(shí)間：
2013-04-24
上傳用戶：冇尾飛鉈
