dephi 列印codesoft 檔案調(diào)用
標(biāo)簽： codesoft dephi
上傳時(shí)間： 2014-12-06
上傳用戶：jyycc
VHDL語(yǔ)言實(shí)驗(yàn)數(shù)字鍾功能,可手動(dòng)調(diào)時(shí),設(shè)定閙鍾等
標(biāo)簽： VHDL
上傳時(shí)間： 2014-12-20
上傳用戶：2467478207
用JSP編寫(xiě)的線上問(wèn)卷調(diào)查系統(tǒng)，提供JSP及JavaBean源始碼
標(biāo)簽： JSP 系統(tǒng)
上傳時(shí)間： 2016-07-31
上傳用戶：123456wh
delphi登陸窗體的制作,就我知道的,可以有兩種方法,一種是在工程文件中實(shí)現(xiàn)登陸窗體的動(dòng)態(tài)調(diào)用,另一種就是在主窗體的OnCreate事件中動(dòng)態(tài)創(chuàng)建登陸窗體,兩種方法都需要將主窗體設(shè)置為Auto-create form,將登陸窗體設(shè)
標(biāo)簽： OnCreate Auto-cr delphi 工程
上傳時(shí)間： 2016-08-04
上傳用戶：gtzj
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
一篇來(lái)自臺(tái)灣中華大學(xué)的論文--《無(wú)線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》，彩色版。其摘要為：本論文討論使用於無(wú)線射頻辨識(shí)系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計(jì)和晶片製作，初步設(shè)計(jì)標(biāo)籤晶片的基本功能，設(shè)計(jì)流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計(jì)與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識(shí)系統(tǒng)的規(guī)劃、辨識(shí)系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計(jì)、晶片量測(cè)、結(jié)論。 電路的初步設(shè)計(jì)功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯(cuò)誤偵測(cè)編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實(shí)作。
標(biāo)簽： 大學(xué) 論文 無(wú)線射頻
上傳時(shí)間： 2016-08-27
上傳用戶：tb_6877751
Matlab時(shí)頻分析工具箱原始碼及其應(yīng)用
標(biāo)簽： Matlab 分 工具箱
上傳時(shí)間： 2013-12-01
上傳用戶：hzy5825468
SONET 教學(xué)V1.0_方便使用者在學(xué)習(xí)射頻電路模擬上遇到的問(wèn)題解決方式
標(biāo)簽： SONET 1.0 模 方式
上傳時(shí)間： 2017-01-17
上傳用戶：hasan2015
FDTD CPML 計(jì)算方型共振腔電場(chǎng)頻率
標(biāo)簽： FDTD CPML 共振
上傳時(shí)間： 2014-01-11
上傳用戶：685
JAVA 繪圖功能 以繪製出可以調(diào)整的弦波
標(biāo)簽： JAVA 弦波
上傳時(shí)間： 2017-03-19
上傳用戶：Miyuki
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
