簡單的介紹線程的創建和基本的使用,關于線程的高級使用(如線程的屬性,線程的互斥,線程的同步等等問題)可以參考我后面給出的資料.
標簽： 線程
上傳時間： 2014-08-12
上傳用戶：dancnc
操作系統課程設計,有問題可以聯系我!C++代碼的實先,OS課設!
上傳時間： 2017-09-20
上傳用戶：lvzhr
S3C2450BSP開發包,里面有很多資料。可以提供大家參考下。有什么需要解決問題。可以聯系我QQ:314661
上傳時間： 2014-01-27
上傳用戶：qq521
這是Small RTOS 51 DP－51下載仿真實驗儀上實現一個鬧鐘的源代碼。它可以使用k1~k4調整時間，使用串口設置一個報警時間。由于僅僅是一個例子而非產品，有一些細節沒有完善。如調整完時間后第一次顯示的時間是錯誤的（由于共享TimeData引起）；沒有使用串行eeprom存儲多個報警時間等；刪除報警代碼沒有編寫。不過，程序已經可以使用，讀者可以自行完善它。通訊協議參考rtos隨想曲和test.ini。 注意:(1)在KEIL C51 工程中,我已經把輸出文件目錄設在e:\temp中,您可以在Project->Options for Target "Target 1"的output頁點擊Select Folder for Objects...和Listing頁點擊Select Folder for Listing...改變. (2)編譯時會有6個警告,可以忽略. (3)除與pcf8563相關的跳線和蜂鳴器的跳線外，DP－51下載仿真實驗儀的所有跳線選取默認值。
上傳時間： 2015-09-03
上傳用戶：jyycc
我一般用于制作和整理（文件搜索方式）編程技術文檔和各類源代碼, 可以如編程工具一樣分色顯示程序(C++, Delphi , java, Vb, SQL ……)(用算法實現), 主要用于查找相應的類和函數的應用。 同樣可以用它來制作電子書籍。（制作出《諸子百家》） 考慮到兼容問題: 在發布時刪除了皮膚組件.所以運行出來的效果不美觀. 平臺: delphi7 本軟件為開源軟件. 所有人都可以使用其源碼.請注明出處就OK了 有任何問題,都可以向我發送Email. 設計者: 薛朝文 Email:xcwen@sina.com
上傳時間： 2014-01-24
上傳用戶：lht618
PCB設計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。 問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據. 問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
上傳時間： 2013-10-07
上傳用戶：comer1123
CoPIC 5X 是專門為批量生產時大量燒錄PIC16C5X 和PIC12C5XX 系列OTP型單片機而設計的專用設備，無論是燒寫速度，還是燒寫的可靠性，均達到了目前市場上的一流水平，在一般情況下，對一片PIC16C57 進行編程所需的時間，約2 秒鐘左右(取決于程序容量)，而編程的故障率，則因低于芯片生產廠家所提供的其芯片自身的故障率而變得無法統計和可以忽略不計。CoPIC 5X 是在我公司CoPIC V1.0 及V2.1 的基礎上改進發展而來的，它繼承了CoPIC V2.1 的高速、高可靠性的優點，同時重新設計了機殼、彩色控制面板、校驗和顯示等，使其更加美觀和易于操作。除此之外，還對軟硬件進行了改進，除了自身保證燒寫的高可靠性外，跟老機型相比，更可防止由于使用人員操作失誤而造成的損失。CoPIC 5X 采用了MICROCHIP 公司新的編程算法，可以確保完全支持最新批號的芯片。
上傳時間： 2013-11-22
上傳用戶：ouyang426
PCB設計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。 問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據. 問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
上傳時間： 2014-01-03
上傳用戶：Divine
操作系統課程設計生產者－消費者模擬算法。（我上傳的為幾種不同的算法,我這里還有好多，大家可以加我QQ聯系）
上傳時間： 2015-01-10
上傳用戶：asdfasdfd
這是我在一個項目中實現的gprs撥號腳本建立連接，在PC機的Redhat linux 9和arm7+uClinux下都實現了，大家感興趣的話可以給我發郵件 wenzg008@163.com
上傳時間： 2013-11-30
上傳用戶：15736969615
