PID算法自從問(wèn)世以來(lái)，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長(zhǎng)足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對(duì)特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時(shí)隨著微電子技術(shù)的發(fā)展，現(xiàn)場(chǎng)可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開(kāi)拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實(shí)現(xiàn)提供了可能性，同時(shí)節(jié)省了外圍的電路，使算法模塊的集成度大大提高。 本文針對(duì)當(dāng)前國(guó)內(nèi)外在算法研究方面的熱點(diǎn)問(wèn)題，對(duì)模糊PID算法進(jìn)行了深入的分析和研究。通過(guò)對(duì)汽輪機(jī)調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對(duì)其進(jìn)行了數(shù)學(xué)建模。采用某汽輪機(jī)的實(shí)際設(shè)計(jì)運(yùn)行參數(shù)，利用Matlab仿真軟件，對(duì)該汽輪機(jī)的數(shù)學(xué)模型進(jìn)行了甩負(fù)荷動(dòng)態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機(jī)組在甩負(fù)荷過(guò)程中由于機(jī)組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動(dòng)作，使得汽輪發(fā)電機(jī)組意外停機(jī)的問(wèn)題，能夠保證汽輪發(fā)電機(jī)組在意外甩負(fù)荷時(shí)機(jī)組正常的機(jī)械運(yùn)轉(zhuǎn)。根據(jù)模糊控制理論的特點(diǎn)及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實(shí)現(xiàn)模糊PID算法的具體實(shí)現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計(jì)思想，在Altera公司提供的QuartusⅡ開(kāi)發(fā)環(huán)境中，利用原理圖設(shè)計(jì)輸入和VHDL設(shè)計(jì)輸入相結(jié)合的方式實(shí)現(xiàn)了模糊PID控制算法，同時(shí)分別對(duì)實(shí)現(xiàn)的各個(gè)功能模塊和整個(gè)算法模塊進(jìn)行了功能時(shí)序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計(jì)實(shí)現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實(shí)現(xiàn)很好的避免了因CPU或者其它問(wèn)題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問(wèn)題，提高了控制的可靠性。同時(shí)加強(qiáng)了模塊的通用性，減少了系統(tǒng)硬件開(kāi)發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計(jì)開(kāi)發(fā)成本。
上傳時(shí)間： 2013-07-21
上傳用戶(hù)：thinode
隨著電子技術(shù)的快速發(fā)展，各種電子設(shè)備對(duì)時(shí)間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測(cè)、通信等方面，時(shí)鐘同步技術(shù)都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對(duì)于分布式采集系統(tǒng)來(lái)說(shuō)，中心主站需要對(duì)來(lái)自于不同采集設(shè)備的采集數(shù)據(jù)進(jìn)行匯總和分析，得到各個(gè)采集點(diǎn)對(duì)同一事件的采集時(shí)間差異，通過(guò)對(duì)該時(shí)間差異的分析，最終做出對(duì)事件的準(zhǔn)確判斷。如果分布式采集系統(tǒng)中的各個(gè)采集設(shè)備不具有統(tǒng)一的時(shí)鐘基準(zhǔn)，那么得到的各個(gè)采集時(shí)間差異就不能反映出實(shí)際情況，中心主站也無(wú)法準(zhǔn)確地對(duì)事件進(jìn)行分析和判斷，甚至得出錯(cuò)誤的結(jié)論。因此，時(shí)鐘同步是分布式采集系統(tǒng)正常運(yùn)作的必要前提。 目前國(guó)內(nèi)外時(shí)鐘同步領(lǐng)域常用的技術(shù)有GPS授時(shí)技術(shù)，鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時(shí)技術(shù)雖然精度高，抗干擾性強(qiáng)，但是由于需要專(zhuān)用的GPS接收機(jī)，若單純使用GPS 授時(shí)技術(shù)做時(shí)鐘同步，就需要在每個(gè)采集點(diǎn)安裝接收機(jī)，成本較高。鎖相環(huán)是一種讓輸出信號(hào)在頻率和相位上與輸入?yún)⒖夹盘?hào)同步的技術(shù)，輸出信號(hào)的時(shí)鐘準(zhǔn)確度和穩(wěn)定性直接依賴(lài)于輸入?yún)⒖夹盘?hào)。IRIG-B 碼是一種信息量大，適合傳輸?shù)臅r(shí)間碼，但是由于其時(shí)間精度低，不適合應(yīng)用于高精度時(shí)鐘同步的系統(tǒng)。基于上述分析，本文結(jié)合這三種常用技術(shù)，提出了一種基于FPGA的分布式采集系統(tǒng)時(shí)鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時(shí)的高精確度和高穩(wěn)定性，又具備IRIG-B時(shí)間碼易傳輸和低成本的特性，為分布式采集系統(tǒng)中的時(shí)鐘同步提供了一種新的解決方案。 本文中的設(shè)計(jì)采用了Ublox公司的精確授時(shí)GPS芯片LEA-5T，通過(guò)對(duì)GPS芯片串行時(shí)間信息解碼，獲得準(zhǔn)確的UTC時(shí)間，并實(shí)現(xiàn)了分布式采集系統(tǒng)中各個(gè)采集設(shè)備的精確時(shí)間打碼。為了能夠使整個(gè)分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時(shí)鐘，本論文采用了數(shù)模混合的鎖相環(huán)技術(shù)，將GPS 接收芯片輸出的高精度秒信號(hào)作為參考基準(zhǔn)，生成了與秒信號(hào)高精度同步的100MHZ 高頻時(shí)鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準(zhǔn)時(shí)標(biāo)志與GPS 秒信號(hào)同步，提高了IRIG-B 碼的時(shí)間精度。在分布式采集系統(tǒng)中，IRIG-B時(shí)間碼能直接通過(guò)串口或光纖將各個(gè)采集點(diǎn)時(shí)間與UTC時(shí)間統(tǒng)一，節(jié)約了各點(diǎn)布設(shè)GPS 接收機(jī)的高昂成本。最后，通過(guò)PC104總線對(duì)時(shí)鐘同步控制卡進(jìn)行了數(shù)據(jù)讀取和測(cè)試，通過(guò)實(shí)驗(yàn)結(jié)果的分析，提出了改進(jìn)方案。實(shí)驗(yàn)表明，改進(jìn)后的時(shí)鐘同步控制方案具有很高的時(shí)鐘同步精度，對(duì)時(shí)鐘同步技術(shù)有著重大的推進(jìn)意義！
上傳時(shí)間： 2013-08-05
上傳用戶(hù)：lz4v4
激光打標(biāo)是指利用高能量密度的激光束在物件表面作永久性標(biāo)刻。激光打標(biāo)以其“打標(biāo)速度快、性能穩(wěn)定、打標(biāo)質(zhì)量好”等優(yōu)勢(shì)，獲得了日益廣泛的應(yīng)用。傳統(tǒng)的激光打標(biāo)系統(tǒng)一般是基于ISA總線或PCI總線的，運(yùn)動(dòng)控制卡必須插在計(jì)算機(jī)的PCI插槽內(nèi)，且不支持熱捅拔，影響了控制卡的穩(wěn)定性；以單片機(jī)為主控制器的激光打標(biāo)控制卡雖然成本低、運(yùn)行可靠，但由于其運(yùn)算速度慢、存儲(chǔ)容量有限，限制了它的應(yīng)用范圍。 運(yùn)動(dòng)控制卡是激光打標(biāo)系統(tǒng)的核心組成部分。本文設(shè)計(jì)了一種新型的基于USB總線，以FPGA為主控單元的振鏡掃描式激光打標(biāo)控制卡，它利用了USB總線高速、穩(wěn)定、易用和FPGA資源豐富、處理能力強(qiáng)、易擴(kuò)展等優(yōu)點(diǎn)，將PC機(jī)強(qiáng)大的信息處理能力與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開(kāi)放程度高、使用方便的特點(diǎn)。 本文首先介紹了激光打標(biāo)的原理，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀以及激光打標(biāo)系統(tǒng)的組成結(jié)構(gòu)。在對(duì)USB總線技術(shù)作了簡(jiǎn)要介紹后，詳細(xì)討論了激光打標(biāo)控制卡的硬件電路設(shè)計(jì)，包括USB接口電路，F(xiàn)PGA主控單元電路，D/A單元電路，存儲(chǔ)器電路，I/O接口電路等。接著對(duì)USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫(xiě)控制功能模塊和SRAM讀寫(xiě)控制功能模塊的程序做了詳細(xì)設(shè)計(jì)，通過(guò)軟硬件調(diào)試，控制卡實(shí)現(xiàn)了USB通信，輸出兩路模擬信號(hào)，SRAM數(shù)據(jù)讀寫(xiě)，數(shù)字量輸入輸出等功能。
標(biāo)簽： FPGA USB 激光打標(biāo)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：prczsf
煙葉烘烤是煙葉生產(chǎn)中一個(gè)非常重要的環(huán)節(jié)，為保證煙葉烘烤的質(zhì)量，需要有效的控制溫度和濕度讓其按照“三段式”工藝曲線進(jìn)行變化。本文通過(guò)對(duì)三段式工藝的分析，構(gòu)建了以FPGA為控制核心，采用數(shù)字式溫濕度傳感器進(jìn)行溫濕度測(cè)量的烤煙自動(dòng)控制系統(tǒng)。 整個(gè)系統(tǒng)的實(shí)現(xiàn)是基于CYCLONEⅡ系列的FPGA器件EP2C8Q208C8進(jìn)行的。同時(shí)對(duì)系統(tǒng)的配置電路、驅(qū)動(dòng)電路、顯示控制電路、語(yǔ)音提示和溫濕度測(cè)量電路進(jìn)行了設(shè)計(jì)，并給出了各個(gè)模塊的電路原理圖。由于溫濕度測(cè)量是系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)的重要部分，所以本文重點(diǎn)討論了溫度傳感器DS18820和濕度傳感器HS1101的性能特點(diǎn)、工作原理、處理次序和設(shè)計(jì)流程。針對(duì)煙葉烘烤過(guò)程中烤房溫濕度的測(cè)量和控制中，存在的強(qiáng)時(shí)變、大時(shí)滯、非線性的問(wèn)題，采用了模糊控制算法進(jìn)行控制，并給出了模糊控制器設(shè)計(jì)的方法。另外，為方便用戶(hù)調(diào)用煙葉烘烤中經(jīng)驗(yàn)曲線，提出了使用EEPROM對(duì)烘烤經(jīng)驗(yàn)曲線參數(shù)進(jìn)行處理。而且討論了如何通過(guò)I2C總線與EEPROM進(jìn)行讀寫(xiě)操作進(jìn)而實(shí)現(xiàn)參數(shù)的保存和讀取。系統(tǒng)的測(cè)試結(jié)果表明烤煙自動(dòng)控制系統(tǒng)基本上達(dá)到了實(shí)際的要求，具有一定的先進(jìn)性。
標(biāo)簽： FPGA 自動(dòng)控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：也一樣請(qǐng)求
LED顯示屏是LED點(diǎn)陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來(lái)，以其亮度高、視角廣、壽命長(zhǎng)、性?xún)r(jià)比高的特點(diǎn)，在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵，是整個(gè)LED視頻顯示系統(tǒng)的核心。本文研究的是對(duì)全彩色同步LED屏的控制，控制LED屏同步顯示在上位機(jī)顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動(dòng)器的特點(diǎn)，提出了一種可行的方案并進(jìn)行了設(shè)計(jì)。系統(tǒng)主要分為兩個(gè)部分：視頻信號(hào)的獲取，視頻信號(hào)的處理。 經(jīng)過(guò)分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經(jīng)過(guò)DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數(shù)字信息，這些信息包括紅、綠、藍(lán)三基色的數(shù)據(jù)以及行同步、場(chǎng)同步、使能等控制信號(hào)。這些信號(hào)將在視頻信號(hào)處理模塊中被使用。 信號(hào)處理模塊在接收視頻信號(hào)源后，對(duì)數(shù)據(jù)進(jìn)行處理，最后輸出數(shù)據(jù)給驅(qū)動(dòng)電路。在信號(hào)處理模塊中，采用了可編程邏輯器件FPGA來(lái)完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點(diǎn)，所以特別適合于本設(shè)計(jì)。利用FPGA的可編程性，在FPGA內(nèi)部劃分了各個(gè)小模塊，各小模塊中通過(guò)少量的信號(hào)進(jìn)行聯(lián)系，這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng)，使得設(shè)計(jì)更加簡(jiǎn)單，容易驗(yàn)證。本文分析了驅(qū)動(dòng)電路所需要的數(shù)據(jù)的特點(diǎn)，全彩色灰度級(jí)的實(shí)現(xiàn)方式，決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫(xiě)SRAM地址發(fā)生器、讀寫(xiě)SRAM選擇控制器、灰度實(shí)現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對(duì)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試。改進(jìn)了時(shí)序、優(yōu)化了布局布線，使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎(chǔ)上，課題決定采用Altera的Cyclone EP1C12 FPGA設(shè)計(jì)視頻信號(hào)處理模塊，在Quartus II和modelsim平臺(tái)下，用Verilog HDL語(yǔ)言開(kāi)發(fā)。
上傳時(shí)間： 2013-05-19
上傳用戶(hù)：玉簫飛燕
基于TMS320F2812的SVPWM控制
標(biāo)簽： F2812 SVPWM 2812 320F
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：fyerd
論文于單片機(jī)控制的基步進(jìn)電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì) 摘要: 步進(jìn)電機(jī)是將電脈沖信號(hào)轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開(kāi)環(huán)控制元件。在非超載的情況下，電機(jī)的轉(zhuǎn)速、停止的位置只取決于脈沖信號(hào)的頻率和脈沖數(shù)，而不受負(fù)載變化的影響，即給電機(jī)加一個(gè)脈沖信號(hào)，電機(jī)則轉(zhuǎn)過(guò)一個(gè)步距角。這一線性關(guān)系的存在，加上步進(jìn)電機(jī)只有周期性的誤差而無(wú)累積誤差等特點(diǎn)。使得在速度、位置等控制領(lǐng)域用步進(jìn)電機(jī)來(lái)控制變的非常的簡(jiǎn)單。步進(jìn)電機(jī)的調(diào)速一般是改變輸入步進(jìn)電機(jī)的脈沖的頻率來(lái)實(shí)現(xiàn)步進(jìn)電機(jī)的調(diào)速，因?yàn)椴竭M(jìn)電機(jī)每給一個(gè)脈沖就轉(zhuǎn)動(dòng)一個(gè)固定的角度，這樣就可以通過(guò)控制步進(jìn)電機(jī)的一個(gè)脈沖到下一個(gè)脈沖的時(shí)間間隔來(lái)改變脈沖的頻率，延時(shí)的長(zhǎng)短來(lái)具體控制步進(jìn)角來(lái)改變電機(jī)的轉(zhuǎn)速，從而實(shí)現(xiàn)步進(jìn)電機(jī)的調(diào)速。在本設(shè)計(jì)方案中采用AT89C51型單片機(jī)內(nèi)部的定時(shí)器改變CP脈沖的頻率從而實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的轉(zhuǎn)速進(jìn)行控制，實(shí)現(xiàn)電機(jī)調(diào)速與正反轉(zhuǎn)的功能。
標(biāo)簽： zip 單片機(jī)控制 步進(jìn)電機(jī) 調(diào)速系統(tǒng)
上傳時(shí)間： 2013-06-15
上傳用戶(hù)：yw14205
關(guān)于PID算法自動(dòng)控制的詳細(xì)介紹，并有如何針對(duì)一些具體情況的編程介紹
上傳時(shí)間： 2013-08-05
上傳用戶(hù)：吳之波123
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專(zhuān)用集成電路實(shí)現(xiàn)。但是這類(lèi)芯片一般包含許多輔助模塊，而時(shí)常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計(jì)時(shí)，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機(jī)控制器接口則是實(shí)現(xiàn)主機(jī)設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時(shí)候尤其是在監(jiān)控場(chǎng)所，接口控制器在控制數(shù)據(jù)與計(jì)算機(jī)的傳輸上就起了至關(guān)重要的作用。 論文針對(duì)信息技術(shù)的發(fā)展和開(kāi)發(fā)過(guò)程中的實(shí)際需要，設(shè)計(jì)了一個(gè)藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨(dú)使用，也可集成到系統(tǒng)芯片中，并且整個(gè)設(shè)計(jì)緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價(jià)值。 本設(shè)計(jì)采用TOP-DOWN設(shè)計(jì)方法，整體上分為UART接口和藍(lán)牙主機(jī)控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機(jī)控制器接口的實(shí)現(xiàn)原理和設(shè)計(jì)指標(biāo)要求進(jìn)行系統(tǒng)設(shè)計(jì)，對(duì)系統(tǒng)劃分模塊以及各個(gè)模塊的信號(hào)連接；然后進(jìn)行模塊設(shè)計(jì)，設(shè)計(jì)出每個(gè)模塊的功能，并用VHDL語(yǔ)言編寫(xiě)代碼來(lái)實(shí)現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和時(shí)序仿真；最后進(jìn)行硬件驗(yàn)證，在Virtex-II開(kāi)發(fā)板上對(duì)系統(tǒng)進(jìn)行功能驗(yàn)證。實(shí)現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗(yàn)證了結(jié)果，表明設(shè)計(jì)正確，功能良好，符合設(shè)計(jì)要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙
上傳時(shí)間： 2013-07-13
上傳用戶(hù)：wfl_yy
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場(chǎng)前景。 本文主要研究的對(duì)象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過(guò)T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號(hào)。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來(lái)的視頻數(shù)據(jù)流，經(jīng)過(guò)位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來(lái)完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿(mǎn)足高速圖像數(shù)據(jù)處理對(duì)速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線升級(jí)。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：西伯利亞
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
