《出租車計費器》絕對好用的EDA程序!已經通過測試!VHDL語言編寫
《出租車計費器》絕對好用的EDA程序!已經通過測試!VHDL語言編寫...
《出租車計費器》絕對好用的EDA程序!已經通過測試!VHDL語言編寫...
摘 要:以上海地區的出租車計費器為例,利用Verilog HDL語言設計了出租車計費器,使其具有時間 顯示、計費以及模擬出租車啟動、停止、復位等功能,并設置了動態掃描電路顯示車費和對應時間,顯示 了硬件描述語言Verilog—HDL設計數字邏輯電路的優越性。源程序經MAX+PLUS Ⅱ軟件調試、...
基于CPLD/FPGA的出租車計費器...
出租車計費器 硬件描述語言 出租車計費器 MAX+PLUS軟件 數字系統...
電話計費器的verilog實現。基于fpga的電話計費器實現。完成撥打電話自動計費的功能...