C+Interfaces+and+Implementations\r\r\n這是C語(yǔ)言接口與實(shí)現(xiàn)一書(shū)的源碼.-C+ Interfaces+ And+ Implementations This is t
標(biāo)簽： Implementations Interfaces and
上傳時(shí)間： 2013-04-24
上傳用戶：博雅abcd
常用有源晶振封裝尺寸及實(shí)物圖.應(yīng)該能幫助一些人吧！！
上傳時(shí)間： 2013-06-11
上傳用戶：lanwei
直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法，所產(chǎn)生的信號(hào)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。本文研究的是一種基于DDS/FPGA的多波形信號(hào)源系統(tǒng)，其中，DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號(hào)的三個(gè)參量：幅度、相位以及頻率，因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點(diǎn)，使其輸出信號(hào)中存在大量雜散信號(hào)。雜散信號(hào)的主要來(lái)源是：相位截?cái)鄮?lái)的雜散信號(hào)；幅度量化帶來(lái)的雜散信號(hào)；DAC的非線性特性帶來(lái)的雜散信號(hào)。這些雜散信號(hào)嚴(yán)重影響了合成信號(hào)的頻譜純度。因此抑制這些雜散信號(hào)是提高合成信號(hào)譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上，提出了中和加擾技術(shù)，這可以在很大程度上減小雜散對(duì)DDS輸出信號(hào)譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強(qiáng)的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號(hào)源的開(kāi)發(fā)。在QuartusⅡ平臺(tái)下運(yùn)用Verilog HDL語(yǔ)言和原理圖設(shè)計(jì)可以很方便地應(yīng)用各種抑制雜散信號(hào)的方法來(lái)提高輸出信號(hào)的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點(diǎn)，本文設(shè)計(jì)了一種基于DDS/FPGA的多波形信號(hào)源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號(hào)。使得所設(shè)計(jì)的信號(hào)源可以適應(yīng)多種不同的工作環(huán)境，給工作帶了方便。
標(biāo)簽： DDSFPGA 多波形 信號(hào)源
上傳時(shí)間： 2013-07-27
上傳用戶：sc965382896
本 論文 對(duì) 功率因數(shù)的定義、有源功率因數(shù)校正(APFC)技術(shù)做了分析，在比較三 種工作模式的基礎(chǔ)上選擇了臨界導(dǎo)電模式作為本文的研究對(duì)象。論文詳細(xì)分析了臨界導(dǎo) 電模式功率因數(shù)校正Bost開(kāi)關(guān)變換器的工作原理，穩(wěn)態(tài)特性，得出了開(kāi)關(guān)頻率與輸入 電壓、輸入功率的關(guān)系，對(duì)器件的應(yīng)力和輸出電壓紋波進(jìn)行了詳細(xì)的分析，為電路的設(shè) 計(jì)提供了依據(jù)。
標(biāo)簽： 有源功率因數(shù) 校正技術(shù)
上傳時(shí)間： 2013-06-13
上傳用戶：banyou
現(xiàn)代家庭中單相供電的用電設(shè)備如電腦、電視機(jī)、冰箱等都具有非線性特性，都會(huì)產(chǎn)生諧波污染電網(wǎng)。本文針對(duì)這一現(xiàn)象研究了單相并聯(lián)電壓型有源電力濾波器（APF），設(shè)計(jì)了一個(gè)APF控制系統(tǒng)來(lái)產(chǎn)生與諧波電流大小相等方向相反的補(bǔ)償電流，并使補(bǔ)償電流實(shí)時(shí)地跟蹤諧波電流，從而消除諧波電流達(dá)到凈化電網(wǎng)。 本文對(duì)提出的APF控制系統(tǒng)從模擬和數(shù)字兩個(gè)方面進(jìn)行了深入的研究。 首先，設(shè)計(jì)了APF的主電路結(jié)構(gòu)，確定了系統(tǒng)中電感電容等元件參數(shù)，并根據(jù)仿真結(jié)果系統(tǒng)地分析了參數(shù)變化對(duì)系統(tǒng)補(bǔ)償效果的影響，然后根據(jù)補(bǔ)償效果選擇最佳的參數(shù)值。 其次，針對(duì)控制系統(tǒng)要求，選用適合系統(tǒng)的電流電壓PI雙環(huán)控制系統(tǒng)，通過(guò)參數(shù)優(yōu)化后得到了控制器的最優(yōu)參數(shù)，使控制效果達(dá)到最優(yōu)。并從理論上詳細(xì)分析了無(wú)差拍控制算法。 最后，利用滯環(huán)比較原理制作了10KHz的三角波發(fā)生器，用于PWM調(diào)制電路。在對(duì)硬件描述語(yǔ)言以及FPGA設(shè)計(jì)流程深入理解的基礎(chǔ)上，利用Verilog語(yǔ)言實(shí)現(xiàn)了雙環(huán)PI控制器和PWM發(fā)生電路的數(shù)字化，使得有源電力濾波器補(bǔ)償精度提高，有更好的可修改性，可使用于很多不同的非線性負(fù)載。
標(biāo)簽： 單相 有源濾波器 控制系統(tǒng)
上傳時(shí)間： 2013-07-27
上傳用戶：aa17807091
信號(hào)發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號(hào)發(fā)生器，對(duì)于促進(jìn)我國(guó)航空、航天、國(guó)防以及工業(yè)自動(dòng)化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心，對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的結(jié)構(gòu)、載波調(diào)制等問(wèn)題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實(shí)現(xiàn)方案。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語(yǔ)言的基本語(yǔ)法結(jié)構(gòu)和FPGA器件的開(kāi)發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理，確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。經(jīng)實(shí)驗(yàn)室測(cè)試，設(shè)計(jì)的信號(hào)發(fā)生器滿足要求，且結(jié)構(gòu)簡(jiǎn)單、工作可靠、重量輕、體積小，具有良好的應(yīng)用前景。
標(biāo)簽： FPGA 擴(kuò)頻 模擬信號(hào)源
上傳時(shí)間： 2013-04-24
上傳用戶：qweqweqwe
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場(chǎng)前景。 本文主要研究的對(duì)象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過(guò)T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號(hào)。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來(lái)的視頻數(shù)據(jù)流，經(jīng)過(guò)位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來(lái)完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對(duì)速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線升級(jí)。
上傳時(shí)間： 2013-06-22
上傳用戶：jennyzai
基于單片機(jī)的數(shù)控電流源 很好的文章 我是為了積分下東西的 對(duì)不起了
標(biāo)簽： 單片機(jī) 數(shù)控電流源
上傳時(shí)間： 2013-07-06
上傳用戶：xoxoliguozhi
一大堆的C語(yǔ)言源碼，很經(jīng)典講了很多經(jīng)典的算法。如果想學(xué)習(xí)就來(lái)下吧！-
上傳時(shí)間： 2013-04-24
上傳用戶：xuan‘nian
此電路為05年參加全國(guó)大學(xué)生電子賽數(shù)控恒流源中壓控電流源部分的電路圖,輸出電流可在0-2000mA之間可調(diào).
標(biāo)簽： 壓控恒流源
上傳時(shí)間： 2013-06-10
上傳用戶：boyaboy
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
