CANopen網(wǎng)絡(luò)管理工具 V1.18 網(wǎng)絡(luò)管理工具
標(biāo)簽： CANopen 1.18 網(wǎng)絡(luò) 管理工具
上傳時(shí)間： 2013-10-08
上傳用戶：181992417
u盤量產(chǎn)工具
標(biāo)簽： APToolV 2098 6003 CBM
上傳時(shí)間： 2013-10-19
上傳用戶：270189020
CANopen網(wǎng)絡(luò)管理工具 V1.18 網(wǎng)絡(luò)管理工具
標(biāo)簽： CANopen 1.18 網(wǎng)絡(luò) 管理工具
上傳時(shí)間： 2014-03-31
上傳用戶：fanboynet
本資料是TI（德州儀器）推出的用于Xilinx和Altera FPGA的電源管理解決方案介紹。其主要內(nèi)容包括：低失真調(diào)整器、步減控制器、集成FET轉(zhuǎn)換器、低功率集成FET轉(zhuǎn)換器等。
標(biāo)簽： Xilinx Altera FPGA 電源管理
上傳時(shí)間： 2015-01-01
上傳用戶：xz85592677
Protel 99SE采用數(shù)據(jù)庫的管理方式。Protel 99SE軟件沿襲了 Protel 以前版本方便易學(xué)的特點(diǎn)，內(nèi)部界面與 Protel 99 大體相同，新增加了一些功能模塊，功能更加強(qiáng)大。新增的層堆棧管理功能，可以設(shè)計(jì) 32 個(gè)信號(hào)層，16 個(gè)地電層，16 個(gè)機(jī)械層。新增的 3D 功能讓您在加工印制版之前可以看到板的三維效果。增強(qiáng)的打印功能，使您可以輕松修改打印設(shè)置控制打印結(jié)果。Protel 99SE容易使用的特性還體現(xiàn)在“這是什么”幫助，按下右上角的小問號(hào)，然后輸入你所要的信息，可以很快地看到特性的功能，然后用到設(shè)計(jì)中，按下狀態(tài) 欄末端的按鈕，使用自然語言幫助顧問。
標(biāo)簽： Protel 數(shù)據(jù)庫 方式
上傳時(shí)間： 2013-10-19
上傳用戶：shirleyYim
Cadence Allegro印制電路板設(shè)計(jì)610，作為Allegro系統(tǒng)互連設(shè)計(jì)平臺(tái)的一個(gè)600系列產(chǎn)品，是一個(gè)完整的、高性能印制電路板設(shè)計(jì)套件。通過頂尖的技術(shù)，它為創(chuàng)建和編輯復(fù)雜、多層、高速、高密度的印制電路板設(shè)計(jì)提供了一個(gè)交互式、約束驅(qū)動(dòng)的設(shè)計(jì)環(huán)境。它允許用戶在設(shè)計(jì)過程的任意階段定義、管理和驗(yàn)證關(guān)鍵的高速信號(hào)，并能抓住今天最具挑戰(zhàn)性的設(shè)計(jì)問題。Allegro印制電路板設(shè)計(jì)610提高了設(shè)計(jì)效率和縮短設(shè)計(jì)周期,讓你的產(chǎn)品盡快進(jìn)入量產(chǎn)。
標(biāo)簽： Allegro 610 印制 電路板設(shè)計(jì)
上傳時(shí)間： 2013-11-23
上傳用戶：hj_18
提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計(jì)結(jié)構(gòu)，使堆棧空間最小化。采用VHDL硬件語言，在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動(dòng)檢驗(yàn)功能的棧空間管理器。棧空間管理器由不同功能的邏輯模塊組成，主要闡述了狀態(tài)控制邏輯模塊和地址產(chǎn)生邏輯模塊的設(shè)計(jì)方法。
上傳時(shí)間： 2013-11-08
上傳用戶：jiangfire
EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計(jì)應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計(jì)思想，允許設(shè)計(jì)人員能夠從系統(tǒng)功能級(jí)或電路功能級(jí)進(jìn)行產(chǎn)品或芯片的設(shè)計(jì)，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計(jì)項(xiàng)目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設(shè)計(jì)技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個(gè)趨勢(shì)： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計(jì)的抽象層次越來越高，而產(chǎn)品的研發(fā)時(shí)限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計(jì)、功能分，到具體的邏輯綜合、仿真測(cè)試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗(yàn)證和修改，單靠個(gè)人力量無法完成。IC芯片的開發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見，如何提高設(shè)計(jì)的抽象層次，在較短時(shí)間內(nèi)設(shè)計(jì)出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計(jì)下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。
上傳時(shí)間： 2013-10-15
上傳用戶：shen007yue
為了對(duì)航空發(fā)動(dòng)機(jī)裝配過程進(jìn)行有效地監(jiān)控與控制，提高產(chǎn)品的裝配質(zhì)量與效率，降低出錯(cuò)率，本文提出了一種裝配過程控制的管理平臺(tái)，建立了裝配技術(shù)狀態(tài)的數(shù)據(jù)模型， 實(shí)現(xiàn)對(duì)整個(gè)裝配數(shù)據(jù)的管理與跟蹤，采用三維裝配工藝可視化提高了裝配的理解性，并對(duì)物料的流轉(zhuǎn)狀態(tài)進(jìn)行控制，從而對(duì)整個(gè)航空發(fā)動(dòng)機(jī)裝配過程進(jìn)行有效的控制。
標(biāo)簽： 航空發(fā)動(dòng)機(jī) 控制 關(guān)鍵技術(shù) 裝配
上傳時(shí)間： 2013-11-19
上傳用戶：mahone
水資源無線遠(yuǎn)程抄表監(jiān)控管理系統(tǒng)系統(tǒng)適用于從江河、湖泊和地下水取水的各類取水戶水資源取水計(jì)量實(shí)時(shí)監(jiān)測(cè)。
標(biāo)簽： 水資源 無線遠(yuǎn)程 抄表 監(jiān)控管理
上傳時(shí)間： 2015-01-02
上傳用戶：WMC_geophy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
