<strike id="gge22"></strike>
區(qū)截裝置測速法是現(xiàn)代靶場中彈丸測速的普遍方法，測時儀作為區(qū)截裝置測速系統(tǒng)的主要組成部分，其性能直接影響彈丸測速的可靠性和精度。本文根據(jù)測時儀的發(fā)展現(xiàn)狀，按照設計要求，設計了一種基于單片機和FPGA的高精度智能測時儀，系統(tǒng)工作穩(wěn)定、操作方便、測時精度可達25ns。 本文詳細給出了系統(tǒng)的設計方案。該方案提出了一種在后端用單片機處理干擾信號的新方法，簡化了系統(tǒng)硬件電路的設計，提高了測時精度；提出了一種基于系統(tǒng)基準時間的測時方案，相對于傳統(tǒng)的測時方法，該方案為分析試驗過程提供了有效數(shù)據(jù)，進一步提高了系統(tǒng)工作的可靠性；給出了一種輸入信息處理的有效方法，保證了系統(tǒng)工作的穩(wěn)定性。 本文設計了系統(tǒng)FPGA邏輯電路，包括輸入信號的整形濾波、輸入信號的捕捉、時基模塊、異步時鐘域間數(shù)據(jù)傳遞、與單片機通信、單片機I/O總線擴展等；實現(xiàn)了系統(tǒng)單片機程序，包括單片機和。FPGA的數(shù)據(jù)交換、干擾信號排除和彈丸測速測頻算法的實現(xiàn)、LCD液晶菜單的設計和打印機的控制、FLASH的讀寫、上電后對FPGA的配置、與上位機的通信等；分析了系統(tǒng)的誤差因素，給出了系統(tǒng)的誤差和相對誤差的計算公式；通過實驗室模擬測試以及靶場現(xiàn)場測試，結果表明系統(tǒng)工作可靠、精度滿足設計要求、人機界面友好。
上傳時間： 2013-07-25
上傳用戶：pwcsoft
隨著GPS(Global Positioning System)技術的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點使得GPS接收機的用戶數(shù)量大幅度增加，應用領域越來越廣。但由于定位過程中各種誤差源的存在，單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度：①用高精度相位天線、差分技術等通過提高硬件成本獲取高精度；②針對誤差源用濾波算法從軟件方面實現(xiàn)精度提高。兩種方法中，后者相對于前者在滿足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實現(xiàn)定位濾波算法需要時間，傳統(tǒng)CPU往往不能滿足實時性的要求，而FPGA以其快速并行計算越來越受到青睞。 本文在FPGA平臺上，根據(jù)“先時序后電路”的設計思想，由同步?jīng)]計方法以及自頂向下和自下而上的混合設計方法實現(xiàn)系統(tǒng)的總體設計。從GPS-OEM板輸出的定位信息的接收到定位結果的坐標變換，最終到kalman濾波遞推計算減小定位誤差，實現(xiàn)實時、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎。具體工作如下： 基于FPGA設計了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標的投影變換。根掘GPS輸出信息標準和格式，通過串口接收模塊實現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過LCD實時顯示。在提取信息的同時將數(shù)據(jù)格式由ASCⅡ碼轉變?yōu)槭M制整數(shù)型，實現(xiàn)利用移位和加法運算達到代替乘法運算的效果，從而減少資源的利用率。在坐標轉換過程中，利用查找表的方法查找轉化時需要的各個參數(shù)值，并將該參數(shù)先轉為雙精度浮點小數(shù)，再進行坐標轉換。根據(jù)高斯轉化公式的規(guī)律將公式簡化成只涉及加法和乘法運算，以此簡化公式運算量，達到節(jié)省資源的目的。 卡爾曼濾波器的實現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測方程和濾波方程，并基于分散濾波的思想進行卡爾曼濾波設計，并通過Matlab進行仿真。結果表明，本文設計的卡爾曼濾波器收斂性好，定位精度高、估計誤差小。在仿真基礎上，實現(xiàn)基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎上，通過IP核、模塊的分時復用和樹狀結構節(jié)省資源，實現(xiàn)數(shù)據(jù)卡爾曼濾波，達到提高數(shù)據(jù)精度的效果。 設計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺，采用Verilog HDL硬件描述語言實現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個邏輯資源，時鐘頻率達到100MHZ以上，滿足實時性信號處理要求，在保證精度的前提下達到資源最優(yōu)。Modelsim仿真驗證了該設計的正確性。
上傳時間： 2013-04-24
上傳用戶：二驅蚊器
《單片機與嵌入式系統(tǒng)應用》論文--嵌入式GSM短信息接口的軟硬件設計，文章給出一個小型的嵌入式SMS中/英文短信信息接口的設計，并詳細討論PDU模式的短信息格式和中文短信息軟件解碼的設計。
上傳時間： 2013-07-12
上傳用戶：lanwei
數(shù)字電視按傳輸方式分為地面、衛(wèi)星和有線三種。其中，DVB-S和DVB-C這兩個全球化的衛(wèi)星和有線傳輸方式標準，目前已作為世界統(tǒng)一標準被大多數(shù)國家所接受。而對于地面數(shù)字電視廣播標準，經(jīng)國際電訊聯(lián)盟(ITU)批準的共有三個，包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial，數(shù)字視頻地面廣播)標準、美國的ATSC(Advanced Television System Committee，先進電視制式委員會)標準和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting，綜合業(yè)務數(shù)字廣播)標準。綜合比較起來，歐洲的DVB-T標準在技術及應用實踐上都更加成熟。 本論文首先介紹了DVB-T系統(tǒng)的主要結構，針對DVB-T標準中各模塊的實現(xiàn)進行了闡述，并根據(jù)發(fā)射機端各個模塊討論了接收機端相關模塊的算法設計。 隨后，論文給出了基于Microsoft Visual Studio 2005平臺實現(xiàn)的數(shù)字電視基帶信號產生與接收的軟件仿真系統(tǒng)的總體設計流程，重點討論了內編解碼器和內交織/解交織器的算法與實現(xiàn)，并在實現(xiàn)的多參數(shù)可選的數(shù)字電視基帶信號產生與接收軟件仿真平臺上，重點分析了內編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調制方式時對DVB-T系統(tǒng)整體性能的影響。 最后，論文討論了內碼譯碼算法的實現(xiàn)改進，使得Viterbi譯碼更適合在FPGA上實現(xiàn)，同時針對邏輯設計進行優(yōu)化以便節(jié)省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進，比較了此模塊三種不同的實現(xiàn)方式帶來的硬件速率和資源的優(yōu)劣，通過利用4塊RAM對幸存路徑信息的交互讀寫，完成了對傳統(tǒng)回溯算法的改進，實現(xiàn)了加窗回溯的譯碼輸出，同時實現(xiàn)了回溯長度可配置以實現(xiàn)系統(tǒng)不同的性能要求。
上傳時間： 2013-08-02
上傳用戶：遠遠ssad
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉換的控制，對16種狀態(tài)機的轉換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結構來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態(tài)控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-06-03
上傳用戶：aa54
單片機多功能調試助手一款集串口/USB/網(wǎng)絡調試、進制轉換、字模與數(shù)碼管字型碼制作、常用校驗值計算、UNICODE碼轉換、位圖輸出C文件等眾多功能于一身的綜合型調試軟件，最值得慶幸的是該軟件會一直保持更新，并支持在線升級功能，這樣大家手頭上的單片機多功能調試助手總是最新的！ 單片機多功能調試助手與其他調試軟件有什么優(yōu)勢： 1) 一直保持為單文件狀態(tài)，不會因為需要保存配置信息而創(chuàng)建其他其他文件，所以該軟件非常容易攜帶。 2) 一直體貼著開發(fā)者，所有重要的配置在關閉該軟件時將會得到保存，重啟軟件后會重新導入以前的配置信息，免去重復選擇或填入數(shù)據(jù)的操作。 3) 集成了串口/USB/網(wǎng)絡調試功能，并在串口/USB/網(wǎng)絡調試的過程中，該軟件提供了監(jiān)視和多項發(fā)送功能。通過使用監(jiān)視端口的功能就可以清晰地分辨出發(fā)送與接收的數(shù)據(jù)的順序；通過使用多項發(fā)送功能就可以省去重復刪除或填寫待發(fā)送數(shù)據(jù)的步驟。 4) 在線升級功能是該軟件的最得意之處，理所當然地也是開發(fā)者最倍受關注的功能。
上傳時間： 2013-08-01
上傳用戶：gaojiao1999
由于遙感器的空間分辨力的限制以及自然界地物的復雜性，混合像元普遍存在于遙感圖像中，為了提高遙感應用的精度，就必須解決混合像元的分解問題。而端元提取，則是光譜解混合的重要組成部分。然而，高光譜圖像巨大的數(shù)據(jù)量和...
上傳時間： 2013-06-07
上傳用戶：維子哥哥
隨著社會、科技、經(jīng)濟的不斷發(fā)展，視頻監(jiān)控技術因其具有直觀、方便、信息內容豐富等特點以及廣闊的應用范圍，一直受到業(yè)界的廣泛關注。而隨著光纖通信技術的迅速發(fā)展，利用光纖通信技術實現(xiàn)視頻監(jiān)控系統(tǒng)的設計已成為視頻監(jiān)控技術發(fā)展的一個潮流。 本課題探究的數(shù)字視頻監(jiān)控系統(tǒng)支持八路視頻信號和反向數(shù)據(jù)信號的實時傳輸，系統(tǒng)主要分為視頻發(fā)送端和視頻接收端兩部分。系統(tǒng)視頻發(fā)送端主要包括視頻處理模塊、反向數(shù)據(jù)處理模塊、FPGA主控處理模塊、光收發(fā)一體模塊，其中FPGA主控處理模塊實現(xiàn)的主要功能是系統(tǒng)視頻信號傳輸中視頻一次復接處理以及反向數(shù)據(jù)傳輸中數(shù)據(jù)接收和線路解碼處理等。系統(tǒng)視頻接收端與視頻發(fā)送端的結構是對應的，主要功能模塊同樣包括視頻處理模塊、反向數(shù)據(jù)處理模塊、FPGA主控處理模塊、光收發(fā)一體模塊，其中FPGA主控處理模塊實現(xiàn)的主要功能是系統(tǒng)視頻信號傳輸中視頻二次分接處理以及反向數(shù)據(jù)傳輸中數(shù)據(jù)線路編碼和發(fā)送處理等。 本論文的研究重點是八路視頻信號傳輸中數(shù)字復分接的設計和反向數(shù)據(jù)信號傳輸中線路碼的編解碼設計。論文首先對課題研究的數(shù)字視頻監(jiān)控系統(tǒng)的總體設計進行了詳細的介紹，給出了各個功能模塊電路的具體實現(xiàn)設計方案；其次認真分析了視頻監(jiān)控系統(tǒng)八路視頻信號傳輸中數(shù)字復分接的基本原理和實現(xiàn)方式，討論了系統(tǒng)視頻信號傳輸中數(shù)字復分接的設計思想及實現(xiàn)方案，給出了視頻信號復分接的程序設計與仿真驗證；最后詳細闡述了視頻監(jiān)控系統(tǒng)反向數(shù)據(jù)信號傳輸中線路碼的選擇及實現(xiàn)方式，結合數(shù)據(jù)光纖傳輸?shù)男阅芴攸c，選用CMI碼作為反向數(shù)據(jù)傳輸?shù)木€路碼型，討論了系統(tǒng)反向數(shù)據(jù)信號傳輸中CMI編解碼的設計思路及實現(xiàn)方案，給出了數(shù)據(jù)信號CMI編解碼的程序設計與仿真驗證。 論文的關鍵部分主要是FPGA主控處理模塊的程序設計，利用VHDL硬件描述語言完成視頻數(shù)字復分接和反向數(shù)據(jù)CMI編解碼的程序設計，并在QuanusII軟件開發(fā)平臺下完成了系統(tǒng)的程序設計與仿真驗證。
標簽： FPGA 數(shù)字視頻 監(jiān)控系統(tǒng)
上傳時間： 2013-05-31
上傳用戶：fudong911
TcpIp使用方法 在服務端運行tcp.exe, 在另一臺與之在同一network的客戶端上運行tcplnk.exe, 規(guī)定相同的port, 在服務端上begin, 在客戶端上輸入服務器的IP地址，connect, 客戶端上編輯框中的字符便可send到客戶端的編輯框中。
上傳時間： 2013-04-24
上傳用戶：asdfasdfd
·MPEG4網(wǎng)絡視頻服務器客戶端圖象監(jiān)控軟件,可以實現(xiàn)4分割顯示文件列表: DvsUser .......\AviManager.cpp .......\AviManager.h .......\BlockSock.cpp .......\BlockSock.h .......\ConfigPage1.cpp &nb
標簽： MPEG4 網(wǎng)絡視頻 服務器 圖象
上傳時間： 2013-07-03
上傳用戶：nunnzhy
<strike id="kkik2"></strike>