本文主要研究了認知無線電頻譜感知功能的關鍵技術以及硬件實現方法。首先,提出了認知無線電頻譜感知功能的硬件實現框圖,包括射頻前端部分和數字信號處理部分,接著簡單介紹了射頻前端電路的功能與特性,最后重點介紹了數字信號處理部分的FPGA實現與驗證過程。 數字處理部分主要實現寬帶信號的短時傅立葉分析,將中頻寬帶數字信號通過基于多相濾波器組的下變頻模塊,實現并行多通道的數字下變頻,然后對每個信道進行重疊加窗處理,最后再做快速傅立葉分析(FFT),從而得到信號的時頻關系。整個系統主要包括:延時抽取模塊、多相濾波器模塊、32點開關式流水線FFT模塊、滑動窗緩沖區、256點流水線FFT模塊等。 本設計采用Verilog HDL硬件描述語言進行設計,基于Xilinx公司的Virtex-4XC4VSX35芯片。整個系統采用全同步設計,可穩定工作于200MHz,其分析帶寬高達65MHz,具有很高的使用價值。
標簽:
FPGA
認知無線電
感知功能
頻譜
上傳時間:
2013-06-13
上傳用戶:bcjtao