久久男人av资源站,狠狠躁夜夜躁久久躁别揉,欧美日韩一区二区不卡

軍用產(chǎn)品研制

用EDA 設(shè)計(jì)LED 漢字滾動顯示器原理

用EDA 設(shè)計(jì)LED 漢字滾動顯示器原理摘要：本文主要討論了使用EDA 工具設(shè)計(jì)漢字滾動顯示器的技術(shù)問題。文中首先描述了基于現(xiàn)場可編程門陣列（

標(biāo)簽： EDA LED 漢字滾動顯示

上傳時(shí)間： 2013-04-24

上傳用戶：ommshaggar
用FPGA實(shí)現(xiàn)“共軛變換”圖像處理方法

近年來微光、紅外、X光圖像傳感器在軍事、科研、工農(nóng)業(yè)生產(chǎn)、醫(yī)療衛(wèi)生等領(lǐng)域的應(yīng)用越來越為廣泛，但由于這些成像器件自身的物理缺陷，視覺效果很不理想，往往需要對圖像進(jìn)行適當(dāng)?shù)奶幚恚缘玫竭m合人眼觀察或機(jī)器識別的圖像。因此，市場急需大量高效的實(shí)時(shí)圖像處理器能夠在傳感器后端對這類圖像進(jìn)行處理。而FPGA的出現(xiàn)，恰恰解決了這個(gè)問題。近十年來，隨著FPGA(現(xiàn)場可編程門陣列)技術(shù)的突飛猛進(jìn)，F(xiàn)PGA也逐漸進(jìn)入數(shù)字信號處理領(lǐng)域，尤其在實(shí)時(shí)圖像處理方面。Xilinx的研究表明，在2000年主要用于DSP應(yīng)用的FPGA的發(fā)貨量，增長了50％；而常規(guī)的DSP大約增長了40％。由于FPGA可無比擬的并行處理能力，使得FPGA在圖像處理領(lǐng)域的應(yīng)用持續(xù)上升，國內(nèi)外，越來越多的實(shí)時(shí)圖像處理應(yīng)用都轉(zhuǎn)向了FPGA平臺。與PDSP相比，F(xiàn)PGA將在未來統(tǒng)治更多前端(如傳感器)應(yīng)用，而PDSP將會側(cè)重于復(fù)雜算法的應(yīng)用領(lǐng)域。可以說，F(xiàn)PGA是數(shù)字信號處理的一次重大變革。算法是圖像處理應(yīng)用的靈魂，是硬件得以發(fā)揮其強(qiáng)大功能的根本。”共軛變換”圖像處理方法是一種新型的圖像處理算法，由鄭智捷博士上個(gè)世紀(jì)90年代初提出。這種算法使用基元形狀(meta-shape)技術(shù)，而這種技術(shù)的特征正好具備幾何與拓?fù)涞碾p重特性，使得大量不同的基于形態(tài)的灰度圖像處理濾波器可用這種方法實(shí)現(xiàn)。該種算法在空域進(jìn)行圖像處理，無需進(jìn)行大量復(fù)雜的算術(shù)運(yùn)算，算法簡單、快速、高效，易于硬件實(shí)現(xiàn)。通過十多年來的實(shí)驗(yàn)與實(shí)踐證明，在微光圖像，紅外圖像，X光圖像處理領(lǐng)域，”共軛變換”圖像處理方法確實(shí)有其獨(dú)特的優(yōu)異性能。本篇論文就針對”共軛變換”圖像處理方法在微光圖像處理領(lǐng)域的應(yīng)用，就如何在FPGA上實(shí)現(xiàn)”共軛變換”圖像處理方法展開研究。首先在Matlab環(huán)境下，對常用的圖像增強(qiáng)算法和”共軛變換”圖像處理方法進(jìn)行了比較，并且在設(shè)計(jì)制作“FPGA視頻處理開發(fā)平臺”的基礎(chǔ)上，用VHDL實(shí)現(xiàn)了”共軛變換”圖像處理方法的基本內(nèi)核并進(jìn)行了算法的硬件實(shí)現(xiàn)與效果驗(yàn)證。此外，本文還詳細(xì)地討論了視頻流的采集及其編碼解碼問題以及I2C總線的FPGA實(shí)現(xiàn)。

標(biāo)簽： FPGA 共軛變換圖像處理方法

上傳時(shí)間： 2013-04-24

上傳用戶：CHENKAI
基于FPGA的MPEG-2預(yù)處理TS流復(fù)用設(shè)計(jì)及驗(yàn)證

　　本文著重研究了多路數(shù)字節(jié)目復(fù)用器中的對多路預(yù)處理TS流復(fù)用的原理和基于FPGA的實(shí)現(xiàn)方法。首先論述了關(guān)于數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標(biāo)準(zhǔn)以及數(shù)字電視節(jié)目專用信息(PSI)，并結(jié)合多路數(shù)字節(jié)目復(fù)用的基本原理提出了一套基于FPGA的設(shè)計(jì)方案。通過對復(fù)用器輸入部分、復(fù)用控制邏輯和PCR校正等一系列模塊的設(shè)計(jì)及仿真驗(yàn)證，達(dá)到了設(shè)計(jì)的要求，取得了一定的研究成果。

標(biāo)簽： FPGA MPEG 預(yù)處理 TS流

上傳時(shí)間： 2013-06-09

上傳用戶：bugtamor
傳輸流復(fù)用器的FPGA建模與實(shí)現(xiàn)

數(shù)字電視近年來飛速發(fā)展，它最終取代模擬電視是一個(gè)必然趨勢。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來了電子系統(tǒng)設(shè)計(jì)的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中，研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實(shí)現(xiàn)，以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景，概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù)，以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu)，并且從理論上闡述了復(fù)用器設(shè)計(jì)的關(guān)鍵技術(shù)：PSI重組和PCR調(diào)整。接著詳細(xì)說明了如何運(yùn)用創(chuàng)新思路，采用獨(dú)特的硬件架構(gòu)在一片F(xiàn)PGA上實(shí)現(xiàn)整個(gè)復(fù)用器的軟件和硬件系統(tǒng)的方案，并且舉例說明了復(fù)用器硬件邏輯設(shè)計(jì)中所運(yùn)用的幾個(gè)FPGA設(shè)計(jì)技巧。最后對本文進(jìn)行總結(jié)，并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計(jì)方案，將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設(shè)計(jì)技巧運(yùn)用于復(fù)用器的硬件邏輯設(shè)計(jì)中。整個(gè)設(shè)計(jì)方案不但簡化了系統(tǒng)設(shè)計(jì)，而且實(shí)現(xiàn)了穩(wěn)定，高速，低成本，可擴(kuò)展性強(qiáng)的復(fù)用器系統(tǒng)。

標(biāo)簽： FPGA 傳輸流復(fù)用器建模

上傳時(shí)間： 2013-06-02

上傳用戶：gtzj
高分辨率合成孔徑雷達(dá)視頻模擬器FPGA實(shí)現(xiàn)技術(shù)研究

在合成孔徑雷達(dá)的研究和研制工作中，合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號，采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對象。首先對模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析，在對點(diǎn)目標(biāo)回波信號模型分析研究的基礎(chǔ)上，對點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證，從而為硬件實(shí)現(xiàn)提供了正確的信號模型；針對傳統(tǒng)的“波形存儲直讀法”方案，即在計(jì)算機(jī)平臺上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲，再通過計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號這一過程，分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸。　　針對具體的設(shè)計(jì)要求，圍繞速度和容量問題，本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究，指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心；針對這一核心問題，充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源，在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式，將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題；給出了系統(tǒng)總體設(shè)計(jì)思想，該方案不需要大容量存儲器單元，大大減少模擬器復(fù)雜度；對原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真，結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求；同時(shí)，對該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性，給出了人機(jī)界面的設(shè)計(jì)思路。　　分析指出了點(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成；最后對復(fù)雜場景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思，指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想，為國內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索，對于國內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。

標(biāo)簽： FPGA 高分辨率合成孔徑雷達(dá)視頻

上傳時(shí)間： 2013-04-24

上傳用戶：阿四AIR
基于USB和FPGA技術(shù)的高性能數(shù)據(jù)采集模塊的設(shè)計(jì)與實(shí)現(xiàn)

在合成孔徑雷達(dá)的研究和研制工作中，合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號，采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對象。首先對模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析，在對點(diǎn)目標(biāo)回波信號模型分析研究的基礎(chǔ)上，對點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證，從而為硬件實(shí)現(xiàn)提供了正確的信號模型；針對傳統(tǒng)的“波形存儲直讀法”方案，即在計(jì)算機(jī)平臺上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲，再通過計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號這一過程，分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸。　　針對具體的設(shè)計(jì)要求，圍繞速度和容量問題，本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究，指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心；針對這一核心問題，充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源，在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式，將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題；給出了系統(tǒng)總體設(shè)計(jì)思想，該方案不需要大容量存儲器單元，大大減少模擬器復(fù)雜度；對原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真，結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求；同時(shí)，對該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性，給出了人機(jī)界面的設(shè)計(jì)思路。　　分析指出了點(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成；最后對復(fù)雜場景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思，指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想，為國內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索，對于國內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。

標(biāo)簽： FPGA USB 性能數(shù)據(jù)采集模塊

上傳時(shí)間： 2013-05-26

上傳用戶：alia
用單片機(jī)做音樂發(fā)播放器

用一片單片機(jī)制作電子禮物，美妙動聽的音樂與點(diǎn)陣顯示相結(jié)合，由兩個(gè)按鍵控制播放與暫停。

標(biāo)簽： 用單片機(jī) 播放器

上傳時(shí)間： 2013-05-18

上傳用戶：portantal
用Verilog實(shí)現(xiàn)的以太網(wǎng)接口

用Verilog實(shí)現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!

標(biāo)簽： Verilog 以太網(wǎng)接口

上傳時(shí)間： 2013-07-13

上傳用戶：LSPSL
基于ARMLinux的多道脈沖幅度分析器數(shù)字系統(tǒng)設(shè)計(jì)

隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對傳統(tǒng)的多道脈沖幅度分析器體積大，人機(jī)交互不友好，不方便現(xiàn)場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補(bǔ)了這一缺點(diǎn)。隨著電子技術(shù)的發(fā)展，以ARM為核的處理器技術(shù)的應(yīng)用領(lǐng)域不斷擴(kuò)大，相比較單片機(jī)而言，它的主頻高、運(yùn)算速度快，可以滿足多道脈沖幅度分析器的苛刻的時(shí)間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點(diǎn)正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時(shí)，由于以ARM為核的處理器具有豐富的外設(shè)資源，這樣就簡化了外設(shè)電路及芯片的使用，降低了功耗并增強(qiáng)了產(chǎn)品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務(wù)的管理和并行的處理，甚至硬實(shí)時(shí)功能的實(shí)現(xiàn)提供了前提。而且在ARM平臺使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級。智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢。智能化要求系統(tǒng)的自動化程度高、操作簡便、容錯(cuò)性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來實(shí)現(xiàn)相應(yīng)的控制邏輯，兩者的結(jié)合才能真正的實(shí)現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時(shí)必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復(fù)雜的邏輯和時(shí)序的控制功能。為此采用高集成度的ARM芯片實(shí)現(xiàn)控制電路能滿意地同時(shí)滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實(shí)現(xiàn)，如閾值設(shè)定、自動穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時(shí)仍能保持系統(tǒng)的智能化程度。 Linux內(nèi)核精簡而高效，可修改性強(qiáng)，支持多種體系結(jié)構(gòu)的處理器等，使得它是一個(gè)非常適合于嵌入式開發(fā)和應(yīng)用的操作系統(tǒng)。嵌入式Linux可以運(yùn)行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結(jié)構(gòu)。目前在世界范圍內(nèi)，ARM體系結(jié)構(gòu)的SOC逐漸占領(lǐng)32位嵌入式微處理器市場，ARM處理器及技術(shù)的應(yīng)用幾乎已經(jīng)深入到各個(gè)領(lǐng)域，例如：工業(yè)控制，無線通訊，網(wǎng)絡(luò)，消費(fèi)類電子，成像等。本課題采用三星公司生產(chǎn)的ARM(Advanced RISC Machines，先進(jìn)精簡指令集機(jī)器)芯片S3C2410A設(shè)計(jì)并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案。利用ARM芯片豐富的外設(shè)資源對傳統(tǒng)的多道脈沖幅度分析器進(jìn)行改進(jìn)和簡化。系統(tǒng)由前端探測器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網(wǎng)絡(luò)傳輸模塊等多個(gè)模塊組成。本設(shè)計(jì)基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統(tǒng)來進(jìn)行任務(wù)的調(diào)度和處理等。電路板核心板部分設(shè)計(jì)采用6層PCB板結(jié)構(gòu)，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉(zhuǎn)換直接使用了S3C2410內(nèi)置的ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)，在2.5 MHz的轉(zhuǎn)換時(shí)鐘下最大轉(zhuǎn)換速度500 KSPS(Kilo-Samples per second,千采樣點(diǎn)每秒)，滿足了系統(tǒng)最低轉(zhuǎn)換時(shí)間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲容量大、攜帶方便、成本低等優(yōu)點(diǎn)，所以設(shè)計(jì)中采用其作為外部的數(shù)據(jù)存儲設(shè)備,其驅(qū)動部分采用SD卡軟件包，為開發(fā)帶來了方便。本設(shè)計(jì)采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機(jī)交互的顯示部分，并且通過Qt/Embedded為系統(tǒng)提供圖形用戶界面的應(yīng)用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設(shè)置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫而進(jìn)行的。為了方便數(shù)據(jù)向上位機(jī)的傳輸，系統(tǒng)設(shè)計(jì)中采用XML(Extensible Markup Language，可擴(kuò)展標(biāo)記語言)格式來組織傳輸?shù)臄?shù)據(jù)，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來進(jìn)行與上位機(jī)或PC(Personal Computer,個(gè)人計(jì)算機(jī)或桌面機(jī))等的連接和數(shù)據(jù)傳輸。

標(biāo)簽： ARMLinux 多道分析器脈沖幅度

上傳時(shí)間： 2013-04-24

上傳用戶：tzl1975
大電流互感器繞組屏蔽理論與應(yīng)用研究

隨著現(xiàn)代電力系統(tǒng)向大容量、高電壓方向發(fā)展，廣泛用于大型發(fā)電機(jī)組測量和保護(hù)用的大電流互感器的研制就變得很緊迫。考慮到大電流互感器具有大電流、強(qiáng)電磁干擾和多相運(yùn)行等特點(diǎn)，在設(shè)計(jì)大電流互感器時(shí)，必須采取有效的屏蔽措施，屏蔽來自鄰相的雜散磁通。傳統(tǒng)的屏蔽方案是采用金屬屏蔽罩，盡管有效，但設(shè)備笨重。本文中，作者對有外層屏蔽繞組的大電流互感器進(jìn)行了各種研究。大電流互感器采用繞組屏蔽方式后，如何優(yōu)化設(shè)計(jì)屏蔽繞組，使屏蔽繞組能夠充分有效地屏蔽雜散磁通對環(huán)形鐵心的影響呢?針對上述的問題，本文作者主要完成如下幾個(gè)方面的工作： 1、首先對國內(nèi)外大電流互感器的發(fā)展與研究現(xiàn)狀進(jìn)行了敘述，并成功設(shè)計(jì)了15000/5A大電流互感器。 2、對精典的電磁場理論和場路耦合法的數(shù)學(xué)理論進(jìn)行了深入的研究，建立了大電流互感器的三維場路耦合有限元分析的數(shù)學(xué)模型和仿真模型。應(yīng)用有限元軟件ANSYS建立三維有限元仿真模型和基于場路耦合原理的外部耦合電路。 3、理論分析了雜散磁通對電流互感器鐵心的影響；重點(diǎn)分析了繞組屏蔽雜散磁通理論；通過等值電流法，得到無論三相還是多相電流互感器條件下，中間相的電流互感器所受到的雜散磁通是最為嚴(yán)重的，為大電流互感器的有效保護(hù)提供了科學(xué)依據(jù)。 4、為了得到最優(yōu)化屏蔽繞組，對屏蔽繞組的匝數(shù)采用離散化替代連續(xù)性，再考慮屏蔽繞組在環(huán)形鐵心上的位置，共提出了多種優(yōu)化方案；根據(jù)三維場路耦合有限元分析模型，精確計(jì)算出屏蔽繞組中的電流、電流分布、環(huán)形鐵心中的磁感應(yīng)強(qiáng)度分布和外層繞組的局部最高溫升，通過比較多種計(jì)算結(jié)果，得到大電流互感器屏蔽繞組的最優(yōu)化方案。 5、最后建立了大電流互感器的等效磁勢法和降流回路法兩種試驗(yàn)方案模型，通過比較試驗(yàn)方案仿真計(jì)算結(jié)果和出廠試驗(yàn)結(jié)果，證明了仿真計(jì)算結(jié)果是正確的，可靠的。通過對屏蔽繞組進(jìn)行優(yōu)化設(shè)計(jì)后，有效地削弱了雜散磁通，使得大電流互感器輕型化、小型化，節(jié)約了大量的銅材料，使得其運(yùn)輸更加方便。

標(biāo)簽： 大電流互感器繞組應(yīng)用研究

上傳時(shí)間： 2013-04-24

上傳用戶：yolo_cc