亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

軟件工程標(biāo)準(zhǔn)

  • ISE新建工程及使用IP核步驟詳解

    ISE新建工程及使用IP核步驟詳解

    標簽: ISE IP核 工程

    上傳時間: 2013-11-18

    上傳用戶:peterli123456

  • Nexys3板卡培訓資料

      本資料是關于Nexys3板卡的培訓資料。Nexys 開發板是基于最新技術Spartan-6 FPGA的數字系統開發平臺。它擁有48M字節的外部存儲器(包括2個非易失性的相變存儲器),以及豐富的I/O器件和接口,可以適用于各式各樣的數字系統。 板上自帶AdeptTM高速USB2接口可以為開發板提供電源,也可以燒錄程序到FPGA,用戶數據的傳輸速率可以達到38M字節/秒。   Nexys3開發板可以通過添加一些低成本的外設Pmods (可以多達30幾個)和Vmods (最新型外設)來實現額外的功能,例如A/D和D/A轉換器,線路板,電機驅動裝置,和實現裝置等等。另外,Nexys3完全兼容所有的賽靈思工具,包括免費的WebPackTM,ChipscopeTM,EDKTM(嵌入式處理器設計套件),以及其他工具。 圖 Nexys3板卡介紹

    標簽: Nexys3 板卡 培訓資料

    上傳時間: 2013-10-09

    上傳用戶:thing20

  • 《EDA原理及應用》(何賓教授)實驗課件

          本資料是《EDA原理及應用》一書的配套實驗課件,一共有18個實驗。大家可以參考著自己做!當然做完后也可以到電子發燒友網站FPGA技術聯盟QQ群(263281510)討論討論...

    標簽: EDA 實驗

    上傳時間: 2013-10-20

    上傳用戶:zhuoying119

  • 《EDA原理及應用》(何賓教授)課件 PPT

      第1章-EDA設計導論   第2章-可編程邏輯器件設計方法   第3章-VHDL語言基礎   第4章-數字邏輯單元設計   第5章-VHDL高級設計技術   第6章-基于HDL和原理圖的設計輸入   第7章-設計綜合和行為仿真   第8章-設計實現和時序仿真   第9章-設計下載和調試   第10章-設計示例(數字鐘、UART、數字電壓表)     點擊鏈接,【《EDA原理及應用》(何賓教授)實驗課件下載 】

    標簽: EDA

    上傳時間: 2013-12-20

    上傳用戶:panpanpan

  • cpld開發套件光盤說明

    cpld開發套件光盤說明

    標簽: cpld 開發套件 光盤

    上傳時間: 2013-11-17

    上傳用戶:yuzhou229843982

  • 基于Altera FPGA CPLD的電子系統設計及工程實踐

    講解到位,工程例子很全,適合下載學習。

    標簽: Altera FPGA CPLD 電子系統設計

    上傳時間: 2013-10-29

    上傳用戶:Pzj

  • FPGA電子課件_共8課

    學習FPGA的課件,內容含有軟件的介紹,Altera和Xilinx芯片的介紹,以及VHDL的編程風格。和一些實例講解。

    標簽: FPGA 電子課件

    上傳時間: 2013-10-15

    上傳用戶:xmsmh

  • XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

    XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標簽: XAPP FPGA Bank 520

    上傳時間: 2013-11-19

    上傳用戶:yyyyyyyyyy

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-11-06

    上傳用戶:smallfish

  • 通信工程施工新技術

    通信工程施工新技術

    標簽: 通信 工程施工 新技術

    上傳時間: 2013-11-06

    上傳用戶:后時代明明

主站蜘蛛池模板: 玉树县| 大冶市| 朝阳市| 新巴尔虎左旗| 青川县| 宝应县| 德令哈市| 栾川县| 斗六市| 金平| 定日县| 北川| 长海县| 黔西| 潼南县| 龙陵县| 扶风县| 龙州县| 白城市| 红安县| 疏附县| 改则县| 陆河县| 武宣县| 建阳市| 广灵县| 巨鹿县| 渑池县| 金湖县| 江川县| 昭平县| 密云县| 巨鹿县| 漯河市| 吴桥县| 陵川县| 河津市| 武威市| 上栗县| 远安县| 安阳县|