Allegro 里面如何在端接匹配的情況下調(diào)等長(zhǎng)線
標(biāo)簽： Allegro 端接 等長(zhǎng)線
上傳時(shí)間： 2013-09-06
上傳用戶：gdgzhym
電路仿真不僅應(yīng)用于電路設(shè)計(jì)階段，也用于電路故障診斷中。電路仿真結(jié)果能夠?yàn)榻㈦娐窚y(cè)試診斷知識(shí)庫提供重要的參考信息。本文簡(jiǎn)要介紹了電路仿真收斂性的相關(guān)理論，分析了板級(jí)模擬電路直流分析和瞬態(tài)分析的仿真收斂性問題，深入探討了電路仿真技術(shù)的原理和發(fā)展，重點(diǎn)研究了新的電路仿真算法，并將其應(yīng)用于模擬電路仿真系統(tǒng)中。
標(biāo)簽： 板級(jí) 仿真 收斂性 技術(shù)研究
上傳時(shí)間： 2014-12-23
上傳用戶：hopy
凌力爾特公司的 LT®5575 直接轉(zhuǎn)換解調(diào)器實(shí)現(xiàn)了超卓線性度和噪聲性能的完美結(jié)合。
標(biāo)簽： 高線性度 元件 直接轉(zhuǎn)換 接收器
上傳時(shí)間： 2013-11-10
上傳用戶：mikesering
數(shù)字容性隔離器的應(yīng)用環(huán)境通常包括一些大型電動(dòng)馬達(dá)、發(fā)電機(jī)以及其他產(chǎn)生強(qiáng)電磁場(chǎng)的設(shè)備。暴露在這些磁場(chǎng)中，可引起潛在的數(shù)據(jù)損壞問題，因?yàn)殡妱?shì)（EMF，即這些磁場(chǎng)形成的電壓）會(huì)干擾數(shù)據(jù)信號(hào)傳輸。由于存在這種潛在威脅，因此許多數(shù)字隔離器用戶都要求隔離器具備高磁場(chǎng)抗擾度 (MFI)。許多數(shù)字隔離器技術(shù)都聲稱具有高 MFI，但容性隔離器卻因其設(shè)計(jì)和內(nèi)部結(jié)構(gòu)擁有幾乎無窮大的MFI。本文將對(duì)其設(shè)計(jì)進(jìn)行詳細(xì)的介紹。
標(biāo)簽： 數(shù)字 隔離器 磁場(chǎng)抗擾度
上傳時(shí)間： 2013-10-26
上傳用戶：litianchu
本電路提供一種擴(kuò)展AD7745/AD7746容性輸入范圍的方法。同時(shí)，還說明如何充分利用片內(nèi)CapDAC，使范圍擴(kuò)展系數(shù)最小，從而優(yōu)化電路，實(shí)現(xiàn)最佳性能。AD7745具有一個(gè)電容輸入通道，AD7746則有兩個(gè)通道。每個(gè)通道均可配置為單端輸入或差分輸入方式。
標(biāo)簽： AD 7745 7746 擴(kuò)展
上傳時(shí)間： 2013-11-21
上傳用戶：天誠24
電位計(jì)訊號(hào)轉(zhuǎn)換器 AT-PM1-P1-DN-ADL 1．產(chǎn)品說明 AT系列轉(zhuǎn)換器/分配器主要設(shè)計(jì)使用于一般訊號(hào)迴路中之轉(zhuǎn)換與隔離；如 4~20mA、0~10V、熱電偶(Type K, J, E, T)、熱電阻(Rtd-Pt100Ω)、荷重元、電位計(jì)(三線式)、電阻(二線式)及交流電壓/電流等訊號(hào)，機(jī)種齊全。 此款薄型設(shè)計(jì)的轉(zhuǎn)換器/分配器，除了能提供兩組訊號(hào)輸出（輸出間隔離）或24V激發(fā)電源供傳送器使用外，切換式電源亦提供了安裝的便利性。上方并設(shè)計(jì)了電源、輸入及輸出指示燈及可插拔式接線端子方便現(xiàn)場(chǎng)施工及工作狀態(tài)檢視。 2.產(chǎn)品特點(diǎn) 可選擇帶指撥開關(guān)切換，六種常規(guī)輸出信號(hào)0-5V/0~10V/1~5V/2~10V/4~20mA/ 0~20mA 可自行切換。 雙回路輸出完全隔離，可選擇不同信號(hào)。 設(shè)計(jì)了電源、輸入及輸出LED指示燈，方便現(xiàn)場(chǎng)工作狀態(tài)檢視。 規(guī)格選擇表中可指定選購0.1%精度 17.55mm薄型35mm導(dǎo)軌安裝。 依據(jù)CE國際標(biāo)準(zhǔn)規(guī)范設(shè)計(jì)。 3.技術(shù)規(guī)格 用途：信號(hào)轉(zhuǎn)換及隔離 過載輸入能力：電流：10×額定10秒 第二組輸出：可選擇 輸入范圍：P1：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ P2：0 Ω ~ 2.0 KΩ / ~ 100.0 KΩ 精確度: ≦±0.2% of F.S. ≦±0.1% of F.S. 偵測(cè)電壓：1.6V 輸入耗損: 交流電流:≤ 0.1VA; 交流電壓:≤ 0.15VA 反應(yīng)時(shí)間: ≤ 250msec (10%~90% of FS) 輸出波紋: ≤ ±0.1% of F.S. 滿量程校正范圍:≤ ±10% of F.S.，2組輸出可個(gè)別調(diào)整 零點(diǎn)校正范圍:≤ ±10% of F.S.，2組輸出可個(gè)別調(diào)整 隔離:AC 2.0 KV 輸出1與輸出2之間 隔離抗阻：DC 500V 100MΩ 工作電源: AC 85~265V/DC 100~300V, 50/60Hz 或 AC/DC 20~56V (選購規(guī)格) 消耗功率: DC 4W, AC 6.0VA 工作溫度: 0~60 ºC 工作濕度: 20~95% RH, 無結(jié)露 溫度系數(shù): ≤ 100PPM/ ºC (0~50 ºC) 儲(chǔ)存溫度: -10~70 ºC 保護(hù)等級(jí): IP 42 振動(dòng)測(cè)試: 1~800 Hz, 3.175 g2/Hz 外觀尺寸: 94.0mm x 94.0mm x 17.5mm 外殼材質(zhì): ABS防火材料，UL94V0 安裝軌道: 35mm DIN導(dǎo)軌 (EN50022) 重量: 250g 安全規(guī)范(LVD): IEC 61010 (Installation category 3) EMC: EN 55011:2002; EN 61326:2003 EMI: EN 55011:2002; EN 61326:2003 常用規(guī)格：AT-PM1-P1-DN-ADL 電位計(jì)訊號(hào)轉(zhuǎn)換器，一組輸出，輸入范圍：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ，輸出一組輸出4-20mA，工作電源AC/DC20-56V
標(biāo)簽： 電位計(jì) 訊號(hào) 轉(zhuǎn)換器
上傳時(shí)間： 2013-11-05
上傳用戶：feitian920
isoad系列產(chǎn)品實(shí)現(xiàn)傳感器和主機(jī)之間的信號(hào)安全隔離和高精度數(shù)字采集與傳輸，廣泛應(yīng)用于rs-232/485總線工業(yè)自動(dòng)化控制系統(tǒng)，4-20ma / 0-10v信號(hào)測(cè)量、監(jiān)視和控制，小信號(hào)的測(cè)量以及工業(yè)現(xiàn)場(chǎng)信號(hào)隔離及長(zhǎng)線傳輸?shù)冗h(yuǎn)程監(jiān)控場(chǎng)合。通過軟件的配置，可接入多種傳感器類型，包括電流輸出型、電壓輸出型、以及熱電偶等等。 產(chǎn)品內(nèi)部包括電源隔離，信號(hào)隔離、線性化，a/d轉(zhuǎn)換和rs-485串行通信等模塊。每個(gè)串口最多可接256只iso ad系列模塊，通訊方式采用ascii 碼字符通訊協(xié)議或modbus rtu通訊協(xié)議，其指令集兼容于adam模塊，波特率可由用戶設(shè)置，能與其他廠家的控制模塊掛在同一rs-485總線上，便于主機(jī)編程。 isoad系列產(chǎn)品是基于單片機(jī)的智能監(jiān)測(cè)和控制系統(tǒng)，所有用戶設(shè)定的校準(zhǔn)值，地址，波特率，數(shù)據(jù)格式，校驗(yàn)和狀態(tài)等配置信息都儲(chǔ)存在非易失性存儲(chǔ)器eeprom里。 isoad系列產(chǎn)品按工業(yè)標(biāo)準(zhǔn)設(shè)計(jì)、制造，信號(hào)輸入 / 輸出之間隔離，可承受3000vdc隔離電壓，抗干擾能力強(qiáng)，可靠性高。工作溫度范圍- 45℃～+80℃。
標(biāo)簽： 20 mA D轉(zhuǎn)換 模擬信號(hào)
上傳時(shí)間： 2013-11-23
上傳用戶：comer1123
各研究機(jī)構(gòu)提出了像素補(bǔ)償電路用于改善OLED的均勻性和穩(wěn)定性等問題,文中對(duì)目前采用有源OLED的α-Si TFT和p-Si TFT的各種像素補(bǔ)償電路進(jìn)行了分析。分析結(jié)果表明,文中設(shè)計(jì)方案取得了一定的效果,但尚存不足。
標(biāo)簽： AMOLED TFT 穩(wěn)定性 像素
上傳時(shí)間： 2013-11-21
上傳用戶：pioneer_lvbo
摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問 題。 1) 時(shí)鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時(shí)來達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開頭有一個(gè)用于同步檢測(cè)的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來很多的困擾。 我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測(cè)出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過采樣 點(diǎn)依次相差90°相位。通過存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間： 2013-12-17
上傳用戶：xg262122
PCB的可制造性與可測(cè)試性，很詳細(xì)的pcb學(xué)習(xí)資料。
上傳時(shí)間： 2014-06-22
上傳用戶：熊少鋒
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
