ICCAVR教程，ICCAVR軟件中文件使用說明書，雙龍公司翻譯整理。建議大家認(rèn)真學(xué)習(xí)一下這個(gè)資料，內(nèi)容不是很長(zhǎng)，看了之后會(huì)對(duì)ICCAVR有更深的了解。 ImageCraft ICCAVR 的中文使用說明翻譯 詹衛(wèi)前一ImageCraft 的ICC AVR 編譯器安裝1 運(yùn)行光盤上的SETUP.EXE 程序進(jìn)行安裝方法一a 打開我的電腦b 打開光盤驅(qū)動(dòng)器所對(duì)應(yīng)的盤符c 雙擊光盤中文件SETUP.EXE 的圖標(biāo)d 按照屏幕提示選定一個(gè)安裝路徑后進(jìn)行安裝方法二a 在開始菜單中選擇運(yùn)行項(xiàng)目b 在運(yùn)行對(duì)話框中填入drive:\setup.exe注意drive 對(duì)應(yīng)你的機(jī)器中的光盤驅(qū)動(dòng)器盤符c 按確定鍵開始安裝d 其余同方法一注意按上述方法進(jìn)行安裝后得到的是一個(gè)只可以使用30 天的未注冊(cè)版對(duì)正式版用戶還要進(jìn)行第二步的注冊(cè)才可得到一個(gè)無時(shí)間限制的正式版ICC AVR 正式版分標(biāo)準(zhǔn)版和專業(yè)版在標(biāo)準(zhǔn)版中有一些功能限制如代碼的壓縮工程和文件的配置檢查在標(biāo)準(zhǔn)版中不可以使用
上傳時(shí)間： 2013-11-05
上傳用戶：zhyfjj
九.輸入/輸出保護(hù)為了支持多任務(wù)，80386不僅要有效地實(shí)現(xiàn)任務(wù)隔離，而且還要有效地控制各任務(wù)的輸入/輸出，避免輸入/輸出沖突。本文將介紹輸入輸出保護(hù)。 這里下載本文源代碼。 <一>輸入/輸出保護(hù)80386采用I/O特權(quán)級(jí)IPOL和I/O許可位圖的方法來控制輸入/輸出，實(shí)現(xiàn)輸入/輸出保護(hù)。 1.I/O敏感指令輸入輸出特權(quán)級(jí)(I/O Privilege Level)規(guī)定了可以執(zhí)行所有與I/O相關(guān)的指令和訪問I/O空間中所有地址的最外層特權(quán)級(jí)。IOPL的值在如下圖所示的標(biāo)志寄存器中。 標(biāo) 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O許可位圖規(guī)定了I/O空間中的哪些地址可以由在任何特權(quán)級(jí)執(zhí)行的程序所訪問。I/O許可位圖在任務(wù)狀態(tài)段TSS中。 I/O敏感指令 指令 功能 保護(hù)方式下的執(zhí)行條件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 設(shè)置EFLAGS中的IF位 CPL<=IOPL IN 從I/O地址讀出數(shù)據(jù) CPL<=IOPL或I/O位圖許可 INS 從I/O地址讀出字符串 CPL<=IOPL或I/O位圖許可 OUT 向I/O地址寫數(shù)據(jù) CPL<=IOPL或I/O位圖許可 OUTS 向I/O地址寫字符串 CPL<=IOPL或I/O位圖許可 上表所列指令稱為I/O敏感指令，由于這些指令與I/O有關(guān)，并且只有在滿足所列條件時(shí)才可以執(zhí)行，所以把它們稱為I/O敏感指令。從表中可見，當(dāng)前特權(quán)級(jí)不在I/O特權(quán)級(jí)外層時(shí)，可以正常執(zhí)行所列的全部I/O敏感指令；當(dāng)特權(quán)級(jí)在I/O特權(quán)級(jí)外層時(shí)，執(zhí)行CLI和STI指令將引起通用保護(hù)異常，而其它四條指令是否能夠被執(zhí)行要根據(jù)訪問的I/O地址及I/O許可位圖情況而定(在下面論述)，如果條件不滿足而執(zhí)行，那么將引起出錯(cuò)碼為0的通用保護(hù)異常。 由于每個(gè)任務(wù)使用各自的EFLAGS值和擁有自己的TSS，所以每個(gè)任務(wù)可以有不同的IOPL，并且可以定義不同的I/O許可位圖。注意，這些I/O敏感指令在實(shí)模式下總是可執(zhí)行的。 2.I/O許可位圖如果只用IOPL限制I/O指令的執(zhí)行是很不方便的，不能滿足實(shí)際要求需要。因?yàn)檫@樣做會(huì)使得在特權(quán)級(jí)3執(zhí)行的應(yīng)用程序要么可訪問所有I/O地址，要么不可訪問所有I/O地址。實(shí)際需要與此剛好相反，只允許任務(wù)甲的應(yīng)用程序訪問部分I/O地址，只允許任務(wù)乙的應(yīng)用程序訪問另一部分I/O地址，以避免任務(wù)甲和任務(wù)乙在訪問I/O地址時(shí)發(fā)生沖突，從而避免任務(wù)甲和任務(wù)乙使用使用獨(dú)享設(shè)備時(shí)發(fā)生沖突。 因此，在IOPL的基礎(chǔ)上又采用了I/O許可位圖。I/O許可位圖由二進(jìn)制位串組成。位串中的每一位依次對(duì)應(yīng)一個(gè)I/O地址，位串的第0位對(duì)應(yīng)I/O地址0，位串的第n位對(duì)應(yīng)I/O地址n。如果位串中的第位為0，那么對(duì)應(yīng)的I/O地址m可以由在任何特權(quán)級(jí)執(zhí)行的程序訪問；否則對(duì)應(yīng)的I/O地址m只能由在IOPL特權(quán)級(jí)或更內(nèi)層特權(quán)級(jí)執(zhí)行的程序訪問。如果在I/O外層特權(quán)級(jí)執(zhí)行的程序訪問位串中位值為1的位所對(duì)應(yīng)的I/O地址，那么將引起通用保護(hù)異常。 I/O地址空間按字節(jié)進(jìn)行編址。一條I/O指令最多可涉及四個(gè)I/O地址。在需要根據(jù)I/O位圖決定是否可訪問I/O地址的情況下，當(dāng)一條I/O指令涉及多個(gè)I/O地址時(shí)，只有這多個(gè)I/O地址所對(duì)應(yīng)的I/O許可位圖中的位都為0時(shí)，該I/O指令才能被正常執(zhí)行，如果對(duì)應(yīng)位中任一位為1，就會(huì)引起通用保護(hù)異常。 80386支持的I/O地址空間大小是64K，所以構(gòu)成I/O許可位圖的二進(jìn)制位串最大長(zhǎng)度是64K個(gè)位，即位圖的有效部分最大為8K字節(jié)。一個(gè)任務(wù)實(shí)際需要使用的I/O許可位圖大小通常要遠(yuǎn)小于這個(gè)數(shù)目。 當(dāng)前任務(wù)使用的I/O許可位圖存儲(chǔ)在當(dāng)前任務(wù)TSS中低端的64K字節(jié)內(nèi)。I/O許可位圖總以字節(jié)為單位存儲(chǔ)，所以位串所含的位數(shù)總被認(rèn)為是8的倍數(shù)。從前文中所述的TSS格式可見，TSS內(nèi)偏移66H的字確定I/O許可位圖的開始偏移。由于I/O許可位圖最長(zhǎng)可達(dá)8K字節(jié)，所以開始偏移應(yīng)小于56K，但必須大于等于104，因?yàn)門SS中前104字節(jié)為TSS的固定格式，用于保存任務(wù)的狀態(tài)。 1.I/O訪問許可檢查細(xì)節(jié)保護(hù)模式下處理器在執(zhí)行I/O指令時(shí)進(jìn)行許可檢查的細(xì)節(jié)如下所示。 (1)若CPL<=IOPL，則直接轉(zhuǎn)步驟(8)；(2)取得I/O位圖開始偏移；(3)計(jì)算I/O地址對(duì)應(yīng)位所在字節(jié)在I/O許可位圖內(nèi)的偏移；(4)計(jì)算位偏移以形成屏蔽碼值，即計(jì)算I/O地址對(duì)應(yīng)位在字節(jié)中的第幾位；(5)把字節(jié)偏移加上位圖開始偏移，再加1，所得值與TSS界限比較，若越界，則產(chǎn)生出錯(cuò)碼為0的通用保護(hù)故障；(6)若不越界，則從位圖中讀對(duì)應(yīng)字節(jié)及下一個(gè)字節(jié)；(7)把讀出的兩個(gè)字節(jié)與屏蔽碼進(jìn)行與運(yùn)算，若結(jié)果不為0表示檢查未通過，則產(chǎn)生出錯(cuò)碼為0的通用保護(hù)故障；(8)進(jìn)行I/O訪問。設(shè)某一任務(wù)的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;對(duì)應(yīng)I/O端口00H—3FH DB 10000000B ;對(duì)應(yīng)I/O端口40H—47H DB 01100000B ;對(duì)用I/O端口48H—4FH DB 8182 DUP(0ffH) ;對(duì)應(yīng)I/O端口50H—0FFFFH DB 0FFH ;位圖結(jié)束字節(jié)TSSLen = $TSSSEG ENDS 再假設(shè)IOPL=1，CPL=3。那么如下I/O指令有些能正常執(zhí)行，有些會(huì)引起通用保護(hù)異常： in al,21h ;(1)正常執(zhí)行 in al,47h ;(2)引起異常 out 20h,al ;(3)正常實(shí)行 out 4eh,al ;(4)引起異常 in al,20h ;(5)正常執(zhí)行 out 20h,eax ;(6)正常執(zhí)行 out 4ch,ax ;(7)引起異常 in ax,46h ;(8)引起異常 in eax,42h ;(9)正常執(zhí)行 由上述I/O許可檢查的細(xì)節(jié)可見，不論是否必要，當(dāng)進(jìn)行許可位檢查時(shí)，80386總是從I/O許可位圖中讀取兩個(gè)字節(jié)。目的是為了盡快地執(zhí)行I/O許可檢查。一方面，常常要讀取I/O許可位圖的兩個(gè)字節(jié)。例如，上面的第(8)條指令要對(duì)I/O位圖中的兩個(gè)位進(jìn)行檢查，其低位是某個(gè)字節(jié)的最高位，高位是下一個(gè)字節(jié)的最低位?？梢娂词怪灰獧z查兩個(gè)位，也可能需要讀取兩個(gè)字節(jié)。另一方面，最多檢查四個(gè)連續(xù)的位，即最多也只需讀取兩個(gè)字節(jié)。所以每次要讀取兩個(gè)字節(jié)。這也是在判別是否越界時(shí)再加1的原因。為此，為了避免在讀取I/O許可位圖的最高字節(jié)時(shí)產(chǎn)生越界，必須在I/O許可位圖的最后填加一個(gè)全1的字節(jié)，即0FFH。此全1的字節(jié)應(yīng)填加在最后一個(gè)位圖字節(jié)之后，TSS界限范圍之前，即讓填加的全1字節(jié)在TSS界限之內(nèi)。 I/O許可位圖開始偏移加8K所得的值與TSS界限值二者中較小的值決定I/O許可位圖的末端。當(dāng)TSS的界限大于I/O許可位圖開始偏移加8K時(shí)，I/O許可位圖的有效部分就有8K字節(jié)，I/O許可檢查全部根據(jù)全部根據(jù)該位圖進(jìn)行。當(dāng)TSS的界限不大于I/O許可位圖開始偏移加8K時(shí)，I/O許可位圖有效部分就不到8K字節(jié)，于是對(duì)較小I/O地址訪問的許可檢查根據(jù)位圖進(jìn)行，而對(duì)較大I/O地址訪問的許可檢查總被認(rèn)為不可訪問而引起通用保護(hù)故障。因?yàn)檫@時(shí)會(huì)發(fā)生字節(jié)越界而引起通用保護(hù)異常，所以在這種情況下，可認(rèn)為不足的I/O許可位圖的高端部分全為1。利用這個(gè)特點(diǎn)，可大大節(jié)約TSS中I/O許可位圖占用的存儲(chǔ)單元，也就大大減小了TSS段的長(zhǎng)度。 <二>重要標(biāo)志保護(hù)輸入輸出的保護(hù)與存儲(chǔ)在標(biāo)志寄存器EFLAGS中的IOPL密切相關(guān)，顯然不能允許隨便地改變IOPL，否則就不能有效地實(shí)現(xiàn)輸入輸出保護(hù)。類似地，對(duì)EFLAGS中的IF位也必須加以保護(hù)，否則CLI和STI作為敏感指令對(duì)待是無意義的。此外，EFLAGS中的VM位決定著處理器是否按虛擬8086方式工作。 80386對(duì)EFLAGS中的這三個(gè)字段的處理比較特殊，只有在較高特權(quán)級(jí)執(zhí)行的程序才能執(zhí)行IRET、POPF、CLI和STI等指令改變它們。下表列出了不同特權(quán)級(jí)下對(duì)這三個(gè)字段的處理情況。 不同特權(quán)級(jí)對(duì)標(biāo)志寄存器特殊字段的處理 特權(quán)級(jí) VM標(biāo)志字段 IOPL標(biāo)志字段 IF標(biāo)志字段 CPL=0 可變(初POPF指令外) 可變 可變 0 不變 不變 可變 CPL>IOPL 不變 不變 不變 從表中可見，只有在特權(quán)級(jí)0執(zhí)行的程序才可以修改IOPL位及VM位；只能由相對(duì)于IOPL同級(jí)或更內(nèi)層特權(quán)級(jí)執(zhí)行的程序才可以修改IF位。與CLI和STI指令不同，在特權(quán)級(jí)不滿足上述條件的情況下，當(dāng)執(zhí)行POPF指令和IRET指令時(shí)，如果試圖修改這些字段中的任何一個(gè)字段，并不引起異常，但試圖要修改的字段也未被修改，也不給出任何特別的信息。此外，指令POPF總不能改變VM位，而PUSHF指令所壓入的標(biāo)志中的VM位總為0。 <三>演示輸入輸出保護(hù)的實(shí)例(實(shí)例九)下面給出一個(gè)用于演示輸入輸出保護(hù)的實(shí)例。演示內(nèi)容包括：I/O許可位圖的作用、I/O敏感指令引起的異常和特權(quán)指令引起的異常；使用段間調(diào)用指令CALL通過任務(wù)門調(diào)用任務(wù)，實(shí)現(xiàn)任務(wù)嵌套。 1.演示步驟實(shí)例演示的內(nèi)容比較豐富，具體演示步驟如下：(1)在實(shí)模式下做必要準(zhǔn)備后，切換到保護(hù)模式；(2)進(jìn)入保護(hù)模式的臨時(shí)代碼段后，把演示任務(wù)的TSS段描述符裝入TR，并設(shè)置演示任務(wù)的堆棧；(3)進(jìn)入演示代碼段，演示代碼段的特權(quán)級(jí)是0；(4)通過任務(wù)門調(diào)用測(cè)試任務(wù)1。測(cè)試任務(wù)1能夠順利進(jìn)行；(5)通過任務(wù)門調(diào)用測(cè)試任務(wù)2。測(cè)試任務(wù)2演示由于違反I/O許可位圖規(guī)定而導(dǎo)致通用保護(hù)異常；(6)通過任務(wù)門調(diào)用測(cè)試任務(wù)3。測(cè)試任務(wù)3演示I/O敏感指令如何引起通用保護(hù)異常；(7)通過任務(wù)門調(diào)用測(cè)試任務(wù)4。測(cè)試任務(wù)4演示特權(quán)指令如何引起通用保護(hù)異常；(8)從演示代碼轉(zhuǎn)臨時(shí)代碼，準(zhǔn)備返回實(shí)模式；(9)返回實(shí)模式，并作結(jié)束處理。
上傳時(shí)間： 2013-12-11
上傳用戶：nunnzhy
PLC 以 其 可靠性高、抗干擾能力強(qiáng)、配套齊全、功能完善、適應(yīng)性強(qiáng)等特點(diǎn)，廣泛應(yīng)用于各種控制領(lǐng)域。PLC作為通用工業(yè)控制計(jì)算機(jī)，是面向工礦企業(yè)的工控設(shè)備，使用梯形圖符號(hào)進(jìn)行編程，與繼電器電路相當(dāng)接近，被廣大工程技術(shù)人員接受。但是在實(shí)際應(yīng)用中，如何編程能夠提高PLC程序運(yùn)行速度是一個(gè)值得我們思考研究的問題。1 PLC工作原理PLC 與 計(jì) 算機(jī)的工作原理基本相同，即在系統(tǒng)程序的管理下，通過運(yùn)行應(yīng)用程序完成用戶任務(wù)。但兩者的工作方式有所不同。計(jì)算機(jī)一般采用等待命令的工作方式，而PLC在確定了工作任務(wù)并裝人了專用程序后成為一種專用機(jī)，它采用循環(huán)掃描工作方式，系統(tǒng)工作任務(wù)管理及應(yīng)用程序執(zhí)行都是用循環(huán)掃描方式完成的。PLC 有 兩 種基本的工作狀態(tài)，即運(yùn)行(RUN)與停止(STOP)狀態(tài)。在這兩種狀態(tài)下，PLC的掃描過程及所要完成的任務(wù)是不盡相同的，如圖1所示。 PLC在RUN工作狀態(tài)時(shí)，執(zhí)行一次掃描操作所的時(shí)間稱為掃描周期，其典型值通常為1一100nis，不同PLC廠家的產(chǎn)品則略有不同。掃描周期由內(nèi)部處理時(shí)間、輸A/ 輸出處理執(zhí)行時(shí)間、指令執(zhí)行時(shí)間等三部分組成。通常在一個(gè)掃描過程中，執(zhí)行指令的時(shí)間占了絕大部分，而執(zhí)行指令的時(shí)間與用戶程序的長(zhǎng)短有關(guān)。用戶 程 序 是根據(jù)控制要求由用戶編制，由許多條PLC指令所組成。不同的指令所對(duì)應(yīng)的程序步不同，以三菱FX2N系列的PLC為例，PLC對(duì)每一個(gè)程序步操作處理時(shí)間為:基本指令占0.741s/步，功能指令占幾百微米/步。完成一個(gè)控制任務(wù)可以有多種編制程序的方法，因此，選擇合理、巧妙的編程方法既可以大大提高程序運(yùn)行速度，又可以保證可靠性。 提高PLC程序運(yùn)行速度的幾種編程方法2.1 用數(shù)據(jù)傳送給位元件組合的方法來控制輸出在 PL C應(yīng) 用編程中，最后都會(huì)有一段輸出控制程序，一般都是用邏輯取及輸出指令來編寫，如圖2所示。在圖2所示的程序中，邏輯取的程序步為1，輸出的程序步為2，執(zhí)行上述程序共需3個(gè)程序步。通常情況下，PLC要控制的輸出都不會(huì)是少量的，比如，有8個(gè)輸出，在條件滿足時(shí)要同時(shí)輸出。此時(shí)，執(zhí)行圖2所示的程序共需17個(gè)程序步。若我們通過位元件的組合并采用數(shù)據(jù)傳送的方法來完成圖2所示的程序，就會(huì)大大減少程序步驟。在三 菱 PLC中，只處理ON/OFF狀態(tài)的元件(如X,Y,M和S)，稱為位元件。但將位元件組合起來也可以處理數(shù)據(jù)。位元件組合由Kn加首元件號(hào)來表示。位元件每4bit為一組組合成單元。如K YO中的n是組數(shù)，當(dāng)n=1時(shí)，K,Yo 對(duì)應(yīng)的是Y3一Yo。當(dāng)n二2時(shí)，KZYo對(duì)應(yīng)的是Y7一Yo。通過位元件組合，就可以用處理數(shù)據(jù)的方式來處理位元件，圖2程序所示的功能可用圖3所示的傳送數(shù)據(jù)的方式來完成。
標(biāo)簽： PLC 程序 運(yùn)行速度 編程方法
上傳時(shí)間： 2013-11-11
上傳用戶：幾何公差
三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤介面，一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個(gè)按鍵被按下。 本實(shí)驗(yàn)採用中斷式實(shí)現(xiàn)使用者鍵盤介面。 掃描法 對(duì)鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對(duì)應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會(huì)使行列連成通路，這也是見的使用者鍵盤設(shè)計(jì)電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動(dòng) if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時(shí)間： 2013-11-12
上傳用戶：a673761058
C語言編程基礎(chǔ)：1. 十六進(jìn)制表示字節(jié)0x5a：二進(jìn)制為01011010B；0x6E為01101110。 2. 如果將一個(gè)16位二進(jìn)數(shù)賦給一個(gè)8位的字節(jié)變量，則自動(dòng)截?cái)酁榈?位，而丟掉高8位。 3. ++var表示對(duì)變量var先增一；var—表示對(duì)變量后減一。 4. x |= 0x0f;表示為 x = x | 0x0f; 5. TMOD = ( TMOD & 0xf0 ) | 0x05;表示給變量TMOD的低四位賦值0x5，而不改變TMOD的高四位。 6. While( 1 ); 表示無限執(zhí)行該語句，即死循環(huán)。語句后的分號(hào)表示空循環(huán)體，也就是{;} 在某引腳輸出高電平的編程方法：（比如P1.3（PIN4）引腳）1. #include <AT89x52.h> //該頭文檔中有單片機(jī)內(nèi)部資源的符號(hào)化定義，其中包含P1.3 2. void main( void ) //void 表示沒有輸入?yún)?shù)，也沒有函數(shù)返值，這入單片機(jī)運(yùn)行的復(fù)位入口 3. { 4. P1_3 = 1; //給P1_3賦值1，引腳P1.3就能輸出高電平VCC 5. While( 1 ); //死循環(huán)，相當(dāng) LOOP: goto LOOP; 6. } 注意：P0的每個(gè)引腳要輸出高電平時(shí)，必須外接上拉電阻（如4K7）至VCC電源。在某引腳輸出低電平的編程方法：（比如P2.7引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機(jī)內(nèi)部資源的符號(hào)化定義，其中包含P2.7 2. void main( void ) //void 表示沒有輸入?yún)?shù)，也沒有函數(shù)返值，這入單片機(jī)運(yùn)行的復(fù)位入口 3. { 4. P2_7 = 0; //給P2_7賦值0，引腳P2.7就能輸出低電平GND 5. While( 1 ); //死循環(huán)，相當(dāng) LOOP: goto LOOP; 6. } 在某引腳輸出方波編程方法：（比如P3.1引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機(jī)內(nèi)部資源的符號(hào)化定義，其中包含P3.1 2. void main( void ) //void 表示沒有輸入?yún)?shù)，也沒有函數(shù)返值，這入單片機(jī)運(yùn)行的復(fù)位入口 3. { 4. While( 1 ) //非零表示真，如果為真則執(zhí)行下面循環(huán)體的語句 5. { 6. P3_1 = 1; //給P3_1賦值1，引腳P3.1就能輸出高電平VCC 7. P3_1 = 0; //給P3_1賦值0，引腳P3.1就能輸出低電平GND 8. } //由于一直為真，所以不斷輸出高、低、高、低……，從而形成方波 9. } 將某引腳的輸入電平取反后，從另一個(gè)引腳輸出：（ 比如 P0.4 = NOT( P1.1) ）
標(biāo)簽： 51單片機(jī)C語言 編程實(shí)例
上傳時(shí)間： 2013-11-02
上傳用戶：zengduo
Keil Cx51 V7.0單片機(jī)高級(jí)語言編程與uVision2應(yīng)用實(shí)踐詳細(xì)介紹了KeilCx51V7.機(jī)C語言編譯器和全新Windows集成開發(fā)環(huán)境μVision2的強(qiáng)大功能和具體使用方法。全面介紹了最新版本Cx51編譯器新增加的控制命令，給出了全部Cx51運(yùn)行庫函數(shù)及其應(yīng)用范例，對(duì)KeilCx51軟件包中各種應(yīng)用工具，如BL51/Lx51連接定位器、A51/Ax51宏匯編器、LIB51庫管理程序以及OH51符號(hào)轉(zhuǎn)換程序等都作了詳細(xì)介紹，還介紹了單片機(jī)實(shí)時(shí)多任務(wù)操作系統(tǒng)RTX51及其子集RTX51TINY的具體功能與應(yīng)用方法。μVision2已經(jīng)將調(diào)試器功能集成于其中，用戶可以在單一環(huán)境下完成從源程序編寫、編譯、連接定位一直到目標(biāo)文件的仿真調(diào)試等全部工作，書中詳細(xì)介紹了μVision2各種功能和應(yīng)用，包括軟件模擬調(diào)試和硬件目標(biāo)板實(shí)時(shí)在線仿真。第1章 851單片機(jī)與KeilCx51基礎(chǔ) 1.1 851單片機(jī)的存儲(chǔ)器組織結(jié)構(gòu) 1.2 KeilCx51開發(fā)工具 1.3 Cx51簡(jiǎn)單編程與調(diào)試第2章 Cx51程序設(shè)計(jì)基礎(chǔ) 2.1 標(biāo)識(shí)符與關(guān)鍵字 2.2 Cx51程序設(shè)計(jì)的基本語法 2.2.1 數(shù)據(jù)類型 2.2.2 常量 2.2.3 變量及其存儲(chǔ)模式 2.2.4 用typedef重新定義數(shù)據(jù)類型 2.2.5 運(yùn)算符與表達(dá)式 2.3 Cx51程序的基本語句 2.3.1 表達(dá)式語句 2.3.2 復(fù)合語句 2.3.3 條件語句 2.3.4 開關(guān)語句 2.3.5 循環(huán)語句 2.3.6 返回語句第3章 函數(shù) 3.1 函數(shù)的定義； 3.2 函數(shù)的調(diào)用 3.2.1 函數(shù)的調(diào)用形式 3.2.2 對(duì)被調(diào)用函數(shù)的說明 3.2.3 函數(shù)的參數(shù)和函數(shù)的返回值 3.2.4 實(shí)際參數(shù)的傳遞方式 3.3 函數(shù)的遞歸調(diào)用與再入函數(shù)
上傳時(shí)間： 2014-01-16
上傳用戶：edisonfather
單片機(jī)應(yīng)用系統(tǒng)抗干擾技術(shù):第1章 電磁干擾控制基礎(chǔ). 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設(shè)計(jì)3 1.2.3 電磁兼容性常用術(shù)語4 1.2.4 電磁兼容性標(biāo)準(zhǔn)6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數(shù)模型9 1.4.2 分布參數(shù)模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導(dǎo)耦合14 1.5.2 感應(yīng)耦合（近場(chǎng)耦合）15 .1.5.3 電磁輻射耦合（遠(yuǎn)場(chǎng)耦合）15 1.6 單片機(jī)應(yīng)用系統(tǒng)電磁干擾控制的一般方法16 第2章 數(shù)字信號(hào)耦合與傳輸機(jī)理 2.1 數(shù)字信號(hào)與電磁干擾18 2.1.1 數(shù)字信號(hào)的開關(guān)速度與頻譜18 2.1.2 開關(guān)暫態(tài)電源尖峰電流噪聲22 2.1.3 開關(guān)暫態(tài)接地反沖噪聲24 2.1.4 高速數(shù)字電路的EMI特點(diǎn)25 2.2 導(dǎo)線阻抗與線間耦合27 2.2.1 導(dǎo)體交直流電阻的計(jì)算27 2.2.2 導(dǎo)體電感量的計(jì)算29 2.2.3 導(dǎo)體電容量的計(jì)算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號(hào)的長(zhǎng)線傳輸36 2.3.1 長(zhǎng)線傳輸過程的數(shù)學(xué)描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計(jì)算42 2.3.4 傳輸線特性阻抗的重復(fù)性與阻抗匹配44 2.4 數(shù)字信號(hào)傳輸過程中的畸變45 2.4.1 信號(hào)傳輸?shù)娜肷浠?5 2.4.2 信號(hào)傳輸?shù)姆瓷浠?6 2.5 信號(hào)傳輸畸變的抑制措施49 2.5.1 最大傳輸線長(zhǎng)度的計(jì)算49 2.5.2 端點(diǎn)的阻抗匹配50 2.6 數(shù)字信號(hào)的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設(shè)計(jì)59 3.1.1 元件的選擇準(zhǔn)則59 3.1.2 元件的降額設(shè)計(jì)59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內(nèi)部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數(shù)62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號(hào)68 3.3.3 電容器的標(biāo)志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項(xiàng)73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項(xiàng)74 3.5 數(shù)字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數(shù)字集成電路的抗干擾性能78 3.5.4 CMOS數(shù)字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項(xiàng)80 3.5.6 集成門電路系列型號(hào)81 3.6 高速CMOS 54/74HC系列接口設(shè)計(jì)83 3.6.1 54/74HC 系列芯片特點(diǎn)83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機(jī)接口85 3.7 元器件的裝配工藝對(duì)可靠性的影響86 第4章 電磁干擾硬件控制技術(shù) 4.1 屏蔽技術(shù)88 4.1.1 電場(chǎng)屏蔽88 4.1.2 磁場(chǎng)屏蔽89 4.1.3 電磁場(chǎng)屏蔽91 4.1.4 屏蔽損耗的計(jì)算92 4.1.5 屏蔽體屏蔽效能的計(jì)算99 4.1.6 屏蔽箱的設(shè)計(jì)100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設(shè)計(jì)要點(diǎn)113 4.2 接地技術(shù)114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術(shù)126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術(shù)155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結(jié)構(gòu)164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結(jié)構(gòu)165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應(yīng)用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應(yīng)用168 4.7 信號(hào)線間的串?dāng)_及抑制169 4.7.1 線間串?dāng)_分析169 4.7.2 線間串?dāng)_的抑制173 4.8 信號(hào)線的選擇與敷設(shè)174 4.8.1 信號(hào)線型式的選擇174 4.8.2 信號(hào)線截面的選擇175 4.8.3 單股導(dǎo)線的阻抗分析175 4.8.4 信號(hào)線的敷設(shè)176 4.9 漏電干擾的防止措施177 4.10 抑制數(shù)字信號(hào)噪聲常用硬件措施177 4.10.1 數(shù)字信號(hào)負(fù)傳輸方式178 4.10.2 提高數(shù)字信號(hào)的電壓等級(jí)178 4.10.3 數(shù)字輸入信號(hào)的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關(guān)觸點(diǎn)抖動(dòng)干擾的抑制方法181 4.10.6 提高器件的驅(qū)動(dòng)能力184 4.11 靜電放電干擾及其抑制184 第5章 主機(jī)單元配置與抗干擾設(shè)計(jì) 5.1 單片機(jī)主機(jī)單元組成特點(diǎn)186 5.1.1 80C51最小應(yīng)用系統(tǒng)186 5.1.2 低功耗單片機(jī)最小應(yīng)用系統(tǒng)187 5.2 總線的可靠性設(shè)計(jì)191 5.2.1 總線驅(qū)動(dòng)器191 5.2.2 總線的負(fù)載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數(shù)字輸入端的噪聲抑制194 5.3.3 數(shù)字電路不用端的處理195 5.3.4 存儲(chǔ)器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時(shí)鐘電路配置200 5.6 復(fù)位電路設(shè)計(jì)201 5.6.1 復(fù)位電路RC參數(shù)的選擇201 5.6.2 復(fù)位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時(shí)復(fù)位205 5.7 單片機(jī)系統(tǒng)的中斷保護(hù)問題205 5.7.1 80C51單片機(jī)的中斷機(jī)構(gòu)205 5.7.2 常用的幾種中斷保護(hù)措施205 5.8 RAM數(shù)據(jù)掉電保護(hù)207 5.8.1 片內(nèi)RAM數(shù)據(jù)保護(hù)207 5.8.2 利用雙片選的外RAM數(shù)據(jù)保護(hù)207 5.8.3 利用DS1210實(shí)現(xiàn)外RAM數(shù)據(jù)保護(hù)208 5.8.4 2 KB非易失性隨機(jī)存儲(chǔ)器DS1220AB/AD211 5.9 看門狗技術(shù)215 5.9.1 由單穩(wěn)態(tài)電路實(shí)現(xiàn)看門狗電路216 5.9.2 利用單片機(jī)片內(nèi)定時(shí)器實(shí)現(xiàn)軟件看門狗217 5.9.3 軟硬件結(jié)合的看門狗技術(shù)219 5.9.4 單片機(jī)內(nèi)配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測(cè)量單元配置與抗干擾設(shè)計(jì) 6.1 概述255 6.2 模擬信號(hào)放大器256 6.2.1 集成運(yùn)算放大器256 6.2.2 測(cè)量放大器組成原理260 6.2.3 單片集成測(cè)量放大器AD521263 6.2.4 單片集成測(cè)量放大器AD522265 6.2.5 單片集成測(cè)量放大器AD526266 6.2.6 單片集成測(cè)量放大器AD620270 6.2.7 單片集成測(cè)量放大器AD623274 6.2.8 單片集成測(cè)量放大器AD624276 6.2.9 單片集成測(cè)量放大器AD625278 6.2.10 單片集成測(cè)量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵(lì)功能的模塊2B30/2B31305 6.6 模擬信號(hào)隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實(shí)用線性隔離放大器333 6.7 數(shù)字電位器及其應(yīng)用336 6.7.1 非易失性數(shù)字電位器x9221336 6.7.2 非易失性數(shù)字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動(dòng)補(bǔ)償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉(zhuǎn)換器芯片提供基準(zhǔn)電壓350 6.9 測(cè)量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號(hào)串模干擾的抑制352 6.9.3 輸入信號(hào)共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設(shè)計(jì) 7.1 D/A、A/D轉(zhuǎn)換器的干擾源357 7.2 D/A轉(zhuǎn)換原理及抗干擾分析358 7.2.1 T型電阻D/A轉(zhuǎn)換器359 7.2.2 基準(zhǔn)電源精度要求361 7.2.3 D/A轉(zhuǎn)換器的尖峰干擾362 7.3 典型D/A轉(zhuǎn)換器與單片機(jī)接口363 7.3.1 并行12位D/A轉(zhuǎn)換器AD667363 7.3.2 串行12位D/A轉(zhuǎn)換器MAX5154370 7.4 D/A轉(zhuǎn)換器與單片機(jī)的光電接口電路377 7.5 A/D轉(zhuǎn)換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數(shù)反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉(zhuǎn)換器與單片機(jī)接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉(zhuǎn)換器MAX 197394 7.6.3 雙積分式A/D轉(zhuǎn)換器5G14433399 7.6.4 V/F轉(zhuǎn)換器AD 652在A/D轉(zhuǎn)換器中的應(yīng)用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關(guān)與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關(guān)配置與抗干擾技術(shù)413 7.9 D/A、A/D轉(zhuǎn)換器的電源、接地與布線416 7.10 精密基準(zhǔn)電壓電路與噪聲抑制416 7.10.1 基準(zhǔn)電壓電路原理417 7.10.2 引腳可編程精密基準(zhǔn)電壓源AD584418 7.10.3 埋入式齊納二極管基準(zhǔn)AD588420 7.10.4 低漂移電壓基準(zhǔn)MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準(zhǔn)MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準(zhǔn)電路430 第8章 功率接口與抗干擾設(shè)計(jì) 8.1 功率驅(qū)動(dòng)元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅(qū)動(dòng)器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅(qū)動(dòng)接口438 8.2.2 繼電器—接觸器輸出驅(qū)動(dòng)電路439 8.2.3 光電耦合器—晶閘管輸出驅(qū)動(dòng)電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機(jī)與大功率單相負(fù)載的接口電路441 8.2.6 單片機(jī)與大功率三相負(fù)載間的接口電路442 8.3 感性負(fù)載電路噪聲的抑制442 8.3.1 交直流感性負(fù)載瞬變?cè)肼暤囊种品椒?42 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負(fù)載的瞬變?cè)肼?47 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結(jié)構(gòu)451 8.5.2 主要參數(shù)與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機(jī)對(duì)話單元配置與抗干擾設(shè)計(jì) 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構(gòu)造與特點(diǎn)458 9.3 LED的驅(qū)動(dòng)方式459 9.3.1 采用限流電阻的驅(qū)動(dòng)方式459 9.3.2 采用LM317的驅(qū)動(dòng)方式460 9.3.3 串聯(lián)二極管壓降驅(qū)動(dòng)方式462 9.4 典型鍵盤/顯示器接口芯片與單片機(jī)接口463 9.4.1 8位LED驅(qū)動(dòng)器ICM 7218B463 9.4.2 串行LED顯示驅(qū)動(dòng)器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動(dòng)態(tài)顯示接口的抗干擾506 9.6 打印機(jī)接口與抗干擾技術(shù)508 9.6.1 并行打印機(jī)標(biāo)準(zhǔn)接口信號(hào)508 9.6.2 打印機(jī)與單片機(jī)接口電路509 9.6.3 打印機(jī)電磁干擾的防護(hù)設(shè)計(jì)510 9.6.4 提高數(shù)據(jù)傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設(shè)計(jì) 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實(shí)用低通電容濾波器518 10.2.2 雙繞組扼流圈的應(yīng)用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎(chǔ)知識(shí)519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側(cè)抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護(hù)557 10.8 開關(guān)電源干擾的抑制措施559 10.8.1 開關(guān)噪聲的分類559 10.8.2 開關(guān)電源噪聲的抑制措施560 10.9 微機(jī)用不間斷電源UPS561 10.10 采用晶閘管無觸點(diǎn)開關(guān)消除瞬態(tài)干擾設(shè)計(jì)方案564 第11章 印制電路板的抗干擾設(shè)計(jì) 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標(biāo)準(zhǔn)與電性能571 11.1.4 覆銅板的主要特點(diǎn)和應(yīng)用583 11.2 印制板布線設(shè)計(jì)基礎(chǔ)585 11.2.1 印制板導(dǎo)線的阻抗計(jì)算585 11.2.2 PCB布線結(jié)構(gòu)和特性阻抗計(jì)算587 11.2.3 信號(hào)在印制板上的傳播速度589 11.3 地線和電源線的布線設(shè)計(jì)590 11.3.1 降低接地阻抗的設(shè)計(jì)590 11.3.2 減小電源線阻抗的方法591 11.4 信號(hào)線的布線原則592 11.4.1 信號(hào)傳輸線的尺寸控制592 11.4.2 線間串?dāng)_控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機(jī)自動(dòng)布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時(shí)鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結(jié)構(gòu)與特點(diǎn)599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測(cè)控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術(shù)608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術(shù)609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動(dòng)恢復(fù)處理程序613 12.4.1 上電標(biāo)志設(shè)定614 12.4.2 RAM中數(shù)據(jù)冗余保護(hù)與糾錯(cuò)616 12.4.3 軟件復(fù)位與中斷激活標(biāo)志617 12.4.4 程序失控后恢復(fù)運(yùn)行的方法618 12.5 數(shù)字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術(shù)平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關(guān)量輸入/輸出軟件抗干擾設(shè)計(jì)629 12.7.1 開關(guān)量輸入軟件抗干擾措施629 12.7.2 開關(guān)量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項(xiàng)630 附錄 電磁兼容器件選購信息632
標(biāo)簽： 單片機(jī) 應(yīng)用系統(tǒng) 抗干擾技術(shù)
上傳時(shí)間： 2013-10-20
上傳用戶：xdqm
《數(shù)字信號(hào)處理實(shí)踐方法（第二版）》根據(jù)實(shí)際工程應(yīng)用和具體實(shí)例，詳細(xì)介紹了數(shù)字信號(hào)處理（DSP）領(lǐng)域內(nèi)的基本概念和相關(guān)技術(shù)。全書共分為14章，首先講解了DSP的基本概念及其應(yīng)用，并從實(shí)際的例子出發(fā)，闡述了DSP的一些基本內(nèi)容，如信號(hào)的抽樣、量化及其在實(shí)時(shí)DSP上的內(nèi)涵。然后，作者介紹了離散變換（DFT和FFT），離散時(shí)間信號(hào)與系統(tǒng)分析的工具（z變換），以及DSP的基本運(yùn)算（相關(guān)和卷積），并分析了數(shù)字濾波器設(shè)計(jì)的實(shí)際問題。《數(shù)字信號(hào)處理實(shí)踐方法（第二版）》還介紹了多抽樣率數(shù)字信號(hào)處理、自適應(yīng)數(shù)字濾波器、譜估計(jì)及其分析等現(xiàn)代數(shù)字信號(hào)處理理論，最后討論了通用和專用數(shù)字信號(hào)處理器、定點(diǎn)DSP系統(tǒng)有限字長(zhǎng)效應(yīng)分析及DSP的應(yīng)用和設(shè)計(jì)實(shí)例。另外，書中還提供了有關(guān)范例和實(shí)驗(yàn)的MATLAB實(shí)現(xiàn)方法。 《數(shù)字信號(hào)處理實(shí)踐方法（第二版）》可作為通信與電子信息類專業(yè)高年級(jí)本科生和研究生的教材或教學(xué)參考書，而且對(duì)于相關(guān)學(xué)科的工程技術(shù)人員也具有很好的參考價(jià)值。
標(biāo)簽： 數(shù)字信號(hào)處理 實(shí)踐
上傳時(shí)間： 2013-12-30
上傳用戶：assef
提出了一種在TI公司高性能數(shù)字信號(hào)處理器TMS320DM3730上進(jìn)行H.264編碼器（即x264編碼器）移植與優(yōu)化的方法，詳細(xì)描述了在CCS4.2開發(fā)平臺(tái)上進(jìn)行x264編碼器移植工作的基本原理和需要注意的問題。為了提高編碼速度，針對(duì)DM3730處理器的結(jié)構(gòu)特點(diǎn)，對(duì)x264編碼器進(jìn)行了優(yōu)化，主要方法包括編譯器優(yōu)化、內(nèi)存優(yōu)化、C語言代碼優(yōu)化及匯編代碼優(yōu)化。對(duì)x264編碼器進(jìn)行的CIF格式編碼測(cè)試結(jié)果表明，在均值信噪比略微降低的前提下，編碼速度得到了顯著提高，因此獲得了更優(yōu)的編碼效率。
上傳時(shí)間： 2013-10-30
上傳用戶：evil
簡(jiǎn)要介紹了DSP的發(fā)展歷程、技術(shù)應(yīng)用、基本特點(diǎn)以及在我國市場(chǎng)的前景情況，并詳細(xì)闡述了DSP結(jié)構(gòu)的主要特點(diǎn)和基本功能，介紹了DSP的工作原理和運(yùn)算方法，對(duì)DSP的數(shù)值計(jì)算測(cè)試方法進(jìn)行了深入的研究和探索，著重論述了DSP的數(shù)值表示方法、核心運(yùn)算功能測(cè)試算法以及各種復(fù)雜指令的應(yīng)用，對(duì)測(cè)試過程中主要的關(guān)鍵和難點(diǎn)進(jìn)行闡述。
上傳時(shí)間： 2013-10-31
上傳用戶：ddddddd
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
