本文介紹了一種基于現場可編程門陣列FPGA器件的電子密碼鎖的設計方法。重點闡述了紅外遙控電子密碼鎖的整體架構設計；介紹了一種由PT2248作為發送器，MIM-R1AA 38KHZ紅外一體化接收解調器作為接收器的紅外遙控系統的構建方法；詳細說明了如何運用EDA技術自頂向下的設計方法，來實現基于XILINX公司出品的Spartan-3E系列FPGA芯片的紅外遙控解碼、密碼鎖的解鎖、密碼修改、報警提示及液晶顯示等功能。在分析紅外遙控電子密碼鎖各功能模塊時，本論文詳細闡述了各模塊的功能及外部接口信號，給出了各模塊的仿真波形以及整個系統的測試流程和測試結果。本論文在介紹Spartan-3E系列FPGA芯片的特點和性能的同時，利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行設計完成的狀態機控制器分別實現液晶顯示控制器，通過比較分析得知KCPSM3實現的控制器，在對FPGA的資源利用方面更加合理，實現更加便捷。 本論文利用紅外遙控技術解鎖，大大提高了電子密碼鎖的安全性能；采用FPGA開發設計，所有算法完全由硬件電路來實現，使得系統的工作可靠性大為提高，同時由于FPGA具有在系統可編程功能，當設計需要更改時，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設計下載到FPGA中即可，無需更改外部電路的設計，大大提高了設計的效率。因此，采用FPGA開發的數字系統，不僅具有很高的工作可靠性，其升級與改進也極其方便。
上傳時間： 2013-06-25
上傳用戶：cy1109
隨著數字電子技術的發展，數字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform，FFT)在數字信號處理系統中起著很重要的作用，FFT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現場可編程門陣列(Field Programmable Gate Array，FPGA)是近年來迅速發展起來的新型可編程器件，在處理大規模數據方面，有極大的優勢。論文采用了在FPGA中實現FFT算法的方案。 數字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上，根據實時處理的要求，給出了數字信號處理板的硬件設計方案并對硬件電路的實現進行了分析和說明。 依據數字系統的設計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據通用串行總線(Universial Serial Bus，USB)協議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現了設備的枚舉過程。
上傳時間： 2013-06-27
上傳用戶：a937518043
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發展速度異常迅猛。 FPGA的制造技術不斷發展，它的功能、應用和可靠性逐漸增加，在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統的開發成本，FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等，通過分析可以對算法進行細致的劃分，實現需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數，然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練，提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間： 2013-07-01
上傳用戶：84425894
串行數字接口SDI是目前使用最廣泛的數字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標準制定的，己經被世界上眾多數字視頻設備生產廠家普遍采納并作為標準視頻接口，主要用在非線性編輯系統、視頻服務器、虛擬演播室以及數字切換矩陣和數字光端機等場合。 以往的SDI接口在實現方法上有成本高、靈活性低等缺點，針對這些不足，本文在研究串行數字接口工作原理的基礎上，提出了一種基于FPGA的標清串行數字接口(SD-SDI)的設計方案，并使用SOPC Builder構成一個Nios II處理器系統，將SDI接口以IP核形式嵌入到FPGA內部，從而提高系統的集成度，使之具有視頻數據處理速度快、實時性強、性價比高的特點。具體研究內容包括： 1.在分析SDI接口的硬件結構和工作原理的基礎上，提出了串行數字接口的嵌入式系統設計方法，完成了SDI接口卡的FPGA芯片內部配置以及驅動電路、均衡電路、電源電路等硬件電路設計。 2.采用軟邏輯方法實現SDI接口的傳輸功能，進行了具體的模塊化設計與仿真。 3.引入Nios II嵌入式軟核處理器對數據進行處理，設計了視頻圖像數據的采集程序。 該傳輸系統以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過發送和接收電路的共同作用，能夠完成標清數字視頻信號的傳輸，初步確立了以SDI接口為數據源的視頻信號傳輸系統的整體模式和框架。
上傳時間： 2013-07-31
上傳用戶：zttztt2005
本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入研究了軟件無線電核心技術數字下變頻原理和其實現結構；對CIC、半帶等高效數字濾波器原理結構和性能作了研究；16QAM調制和解調系統設計采用自項向下設計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入；對系統調試采用了算法仿真和在系統實測調試相結合方法。 論文首先對16QAM調制解調算法進行系統級仿真，并對實現的各模塊的可行性仿真驗證，在此基礎上，完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊；解調器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現了16QAM調制器；給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。
上傳時間： 2013-07-10
上傳用戶：kennyplds
隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。
上傳時間： 2013-07-24
上傳用戶：ca05991270
密集型的矩陣運算在信號處理和圖像處理中被廣泛應用，而且往往需要系統進行實時運算，這就需要系統具有很高的吞吐率。因此尋找矩陣運算的高速實現方法是很有意義的。FPGA的運算速度快并且可以并行運算，和其它矩陣運算的實現方式相比，FPGA有其獨特的優勢。本文主要設計并實現了基于FPGA的各種矩陣運算模塊。 本文首先介紹了矩陣運算的特點和原理，接著討論了FPGA浮點運算單元的VHDL設計方法，在此基礎上，設計了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運算模塊，給出矩陣階數擴大時各種矩陣運算的分塊實現方法。然后在ModelSim環境下仿真了一般矩陣的求逆模塊，與Maflab仿真結果比較，分析了運算精度、時間復雜度和資源占用情況，在Virtex-4系列FPGA硬件平臺上進行了調試和測試，并通過USB接口將矩陣運算結果送入PC機，驗證了基于FPGA矩陣運算的正確性和可行性。最后對矩陣求逆模塊在雷達信號中的應用作了簡單介紹。
上傳時間： 2013-06-08
上傳用戶：小楓殘月
智能化住宅小區，是指在一定范圍內通過有效的傳輸網絡，將多元住處服務、物業管理、安防以及住宅智能化等系統結合在一起，為該小區的服務與管理提供高技術的智能化手段。從而實現快捷高效的超值服務管理和安全舒適的家居環境，使業主生活得更安全、更方便。 隨著國民經濟和科學技術水平的提高，特別是計算機技術、通信技術、網絡技術和控制技術的迅速發展，促進了智能小區在我國的推廣和應用。目前這些小區的智能化建設大多數是采用Lonworks、FF等現場總線技術。但是現場總線協議標準化程度還不成熟，且成本較高。隨著寬帶Internet進入家庭，利用Internet來構建智能小區已成為大勢所趨。 本文介紹了一種基于以太網和FPGA的嵌入式智能小區管理系統的組建方法。首先，以Altera的FPGA為核心，通過在外圍添加適當的存儲設備和通信接口設備，構成一個嵌入式系統的硬件平臺。其次，在此平臺的基礎上，通過在FPGA中定制Nios Ⅱ軟核處理器以及在外圍的Flash存儲器中下載uClinux操作系統，從而構建出一套資源豐富的嵌入式操作系統。該系統帶有一個網絡功能齊全的Web服務器。最后，將此操作系統作為智能小區的樓宇集中器，再根據需要配置適當的采集器和顯示器，就可以組建成一套功能強大的智能小區管理系統。它可以完成圖像抄表、定時圖像采集、實時溫度監控、樓宇廣播、智能語音報警等功能。 這種利用當前流行的嵌入式系統來組建的智能小區管理系統，不但實現簡單、功能強大；而且節約布線、成本低廉。因此具有很高的性價比，相信在未來有較大的市場潛力。 本文主要包括如下幾個部分：系統硬件結構設計，包括系統的原理圖構建和PCB板的繪制：系統核心處理器設計，包括Nios Ⅱ軟核CPU的設計方法、外圍存儲和通信器件的添加及設計方法；嵌入式操作系統uClinux的相關知識及移植方法：系統的軟件結構設計，包括圖像采集、溫度采集、LCD顯示等CGI程序設計，以及單片機語音報警程序設計等；最后給出了調試情況以及一些試驗結果。
上傳時間： 2013-04-24
上傳用戶：木末花開
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-07-09
上傳用戶：sdfsdfs
當前我國正處在從模擬電視系統向數字電視系統的轉型期，數字電視用戶數量激增，其趨勢是在未來的幾年內數字電視將迅速普及。在應用逐漸廣泛的數字電視系統中，監控數字電視服務正成為一種越來越迫切的需要。然而，目前對于數字電視并沒有合適的監測儀器，因此無法及時方便地診斷出現問題的信號以及隔離需要維修的數字化設備。通常只有當電視屏幕上的圖像消失時我們才知道數字信號系統出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因，碼流分析儀器在這種情況下應運而生。目前在數字電視系統的前端，通過監控了解數字視頻廣播(DVB)信號和服務的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設備可使技術人員分析碼流的內部情況，它們在決定未來服務質量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統中，DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現場可編輯門陣列(FPGA)的實現方法。文章首先闡述了數字電視系統的一些基本概念，介紹了MPEG-2/DVB標準、ETR101 290標準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發FPGA所使用的軟件工具。最后根據DVB-ASI接收系統的解碼規則與MPEG-2TS碼流的結構提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統設計方案并予以了實現。 在本系統中，FPGA起著核心的作用，主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數字電視節目專有信息(PSI)提取等功能。本文實現的系統與傳統的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩定性好、性價比高等優點。
上傳時間： 2013-06-04
上傳用戶：love1314
