-
隨著人們對(duì)于數(shù)字視頻和數(shù)字圖像的需求越來(lái)越大，數(shù)字電視廣播和手機(jī)電視迅速發(fā)展起來(lái)，但是人們對(duì)于數(shù)字圖像質(zhì)量的要求也越來(lái)越高。對(duì)于觀眾來(lái)講，畫(huà)面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會(huì)產(chǎn)生誤碼，導(dǎo)致圖像質(zhì)量的下降，甚至無(wú)法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯(cuò)編碼(又稱信道編碼)的方式來(lái)實(shí)現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無(wú)論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標(biāo)準(zhǔn)中的信道編碼部分的關(guān)鍵技術(shù)；然后依照DVB-T標(biāo)準(zhǔn)技術(shù)要求，設(shè)計(jì)并硬件實(shí)現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應(yīng)用讓系統(tǒng)具有很強(qiáng)的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設(shè)備可以直接與數(shù)字通信設(shè)備連接，這使得應(yīng)用時(shí)對(duì)于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎(chǔ)上，本文給出了解碼部分的設(shè)計(jì)方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實(shí)現(xiàn)。在RS解碼過(guò)程中引入了流水線機(jī)制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對(duì)RAM讀寫(xiě)地址的控制實(shí)現(xiàn)解卷積交織，這種方法控制電路簡(jiǎn)單，實(shí)現(xiàn)速度比較快，代價(jià)小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準(zhǔn)確度的基礎(chǔ)上大大提高了解碼效率。
標(biāo)簽：
FPGA
DVB
信道
編解碼
上傳時(shí)間：
2013-07-16
上傳用戶：372825274
-
現(xiàn)場(chǎng)可編程門陣列(FPGA)是一種新型器件,它將門陣列的通用結(jié)構(gòu)與現(xiàn)場(chǎng)可編程的特性結(jié)合于一體.如今,FPGA系列器件已成為最受歡迎的器件之一.隨著FPGA器件的廣泛應(yīng)用,它在數(shù)字系統(tǒng)中的作用日益變得重要,它所要求的準(zhǔn)確性也變得更高.因此,對(duì)FPGA器件的故障測(cè)試和故障診斷方法進(jìn)行更全面的研究具有重要意義.隨著集成電路規(guī)模的迅速膨脹,電路結(jié)構(gòu)變得復(fù)雜,使大量的故障不可測(cè).所以,人們把視線轉(zhuǎn)向了可測(cè)性設(shè)計(jì)(DFT)問(wèn)題.可測(cè)性設(shè)計(jì)的提出為解決測(cè)試問(wèn)題開(kāi)辟了新的有效途徑,而邊界掃描測(cè)試方法(BST)是其中一個(gè)重要的技術(shù).本文闡述了FPGA系列器件的結(jié)構(gòu)特點(diǎn),邊界掃描測(cè)試相關(guān)的基本概念與基本理論,給出利用布爾矩陣?yán)碚摻⒌倪吔鐠呙铚y(cè)試過(guò)程的數(shù)學(xué)描述和數(shù)學(xué)模型.論文中主要討論了邊界掃描測(cè)試中的測(cè)試優(yōu)化問(wèn)題,給出解決兩類優(yōu)化問(wèn)題的現(xiàn)有算法,對(duì)它們的優(yōu)缺點(diǎn)進(jìn)行了對(duì)比,并且提出對(duì)兩種現(xiàn)有算法的改進(jìn),比較了改進(jìn)前后優(yōu)化算法的性能.最后總結(jié)了利用邊界掃描測(cè)試FPGA的具體過(guò)程.
標(biāo)簽：
FPGA
邊界掃描
測(cè)試
方法研究
上傳時(shí)間：
2013-08-06
上傳用戶：mdrd3080
-
發(fā)電機(jī)互感器是電力系統(tǒng)行業(yè)進(jìn)行電能計(jì)量和繼電保護(hù)的重要設(shè)備之一，其伏安特性與發(fā)電機(jī)安全、可靠、經(jīng)濟(jì)的運(yùn)行密切相關(guān)。針對(duì)目前傳統(tǒng)基于8位單片機(jī)所開(kāi)發(fā)的伏安特性測(cè)試系統(tǒng)的不足，利用流行的嵌入式處理技術(shù)，選取性價(jià)比高的ARM內(nèi)核處理器LPC2214和性能穩(wěn)定的實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ作為開(kāi)發(fā)平臺(tái)，設(shè)計(jì)并實(shí)現(xiàn)了發(fā)電機(jī)伏安特性測(cè)試系統(tǒng)。 該系統(tǒng)主要包括在線測(cè)試、設(shè)置參數(shù)、查詢數(shù)據(jù)、串口通訊等功能。本文完成了上述功能的軟件設(shè)計(jì)和開(kāi)發(fā)，尤其是在線測(cè)試功能中對(duì)于伏案特性曲線顯示方案的設(shè)計(jì)，本文在深入研究顯示模塊的工作原理的基礎(chǔ)上，結(jié)合系統(tǒng)的顯示要求，改進(jìn)了伏案特性顯示方法，從而使得本系統(tǒng)不僅能夠?qū)崟r(shí)顯示伏安特性曲線，并且能夠動(dòng)態(tài)顯示測(cè)量曲線，為系統(tǒng)的進(jìn)一步開(kāi)發(fā)奠定了基礎(chǔ)。此外，基于系統(tǒng)與上位機(jī)之間的串口通訊功能，利用LabWindow/CVI7.0開(kāi)發(fā)平臺(tái)實(shí)現(xiàn)了系統(tǒng)虛擬環(huán)境，以滿足用戶對(duì)測(cè)量數(shù)據(jù)進(jìn)一步分析的需求。 經(jīng)過(guò)長(zhǎng)時(shí)間的現(xiàn)場(chǎng)測(cè)試證明，該系統(tǒng)不僅減少了傳統(tǒng)測(cè)試中所用的儀器數(shù)量，特別在簡(jiǎn)化發(fā)電機(jī)互感器的測(cè)試流程，增加現(xiàn)場(chǎng)操作的自動(dòng)化程度，提高互感器測(cè)試的精度等方面表現(xiàn)突出，從而為提升發(fā)電機(jī)繼電保護(hù)裝置的正確動(dòng)作率創(chuàng)造了有利條件。
標(biāo)簽：
ARM
發(fā)電機(jī)
互感器
伏安特性
上傳時(shí)間：
2013-06-26
上傳用戶：郭靜0516
-
開(kāi)關(guān)磁阻電機(jī)是電機(jī)技術(shù)與現(xiàn)代電力電子技術(shù)、微機(jī)控制技術(shù)相結(jié)合的產(chǎn)物，既具有結(jié)構(gòu)簡(jiǎn)單堅(jiān)固、成本低、容錯(cuò)能力強(qiáng)，耐高溫等優(yōu)點(diǎn)，又在高度發(fā)展的電力電子和微機(jī)控制技術(shù)的支持下獲得了良好的可控性能，目前己經(jīng)在多個(gè)工業(yè)部門得到應(yīng)用。因此，開(kāi)關(guān)磁阻電機(jī)在驅(qū)動(dòng)調(diào)速領(lǐng)域有著良好的發(fā)展前景。本論文在對(duì)前人成果的廣泛了解和研究基礎(chǔ)上，以philip公司生產(chǎn)的LPC2101為主控芯片，充分利用其高速運(yùn)算能力和面向電機(jī)控制的高效控制能力，設(shè)計(jì)并制作了SRM控制器與系統(tǒng)軟件。本文以開(kāi)關(guān)磁阻電機(jī)的調(diào)速控制策略及其控制實(shí)現(xiàn)方法為主要研究?jī)?nèi)容，對(duì)開(kāi)關(guān)磁阻電機(jī)的數(shù)學(xué)模型、功率變換器技術(shù)、控制策略、控制方案的實(shí)現(xiàn)進(jìn)行了全面深入的研究。 全文的研究工作分為五個(gè)部分，第一部分介紹了開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的構(gòu)成及基本工作原理，綜述了開(kāi)關(guān)磁阻電機(jī)的國(guó)內(nèi)外發(fā)展現(xiàn)狀、特點(diǎn)及研究動(dòng)向，總結(jié)了開(kāi)關(guān)磁阻電機(jī)系統(tǒng)存在的技術(shù)問(wèn)題，提出了本文的研究目的和主要研究?jī)?nèi)容。 第二部分引用并討論了SR電動(dòng)機(jī)的基本數(shù)學(xué)模型和準(zhǔn)線性數(shù)學(xué)模型，然后基于此重點(diǎn)分析了與電動(dòng)機(jī)運(yùn)行特性密切相關(guān)的相電流波形與轉(zhuǎn)子角位移的函數(shù)關(guān)系，最后根據(jù)課題所關(guān)心的控制系統(tǒng)設(shè)計(jì)，在理論分析的基礎(chǔ)上提出了SR電動(dòng)機(jī)控制方案并進(jìn)行了原理性分析，對(duì)SR電動(dòng)機(jī)各個(gè)運(yùn)行階段的特點(diǎn)進(jìn)行分析并初步提出控制方案。 第三部分對(duì)SR電動(dòng)機(jī)調(diào)速系統(tǒng)的硬件設(shè)計(jì)進(jìn)行了詳細(xì)說(shuō)明，主要包括以LPC2101為核心的控制系統(tǒng)的研究與設(shè)計(jì)，根據(jù)SR電機(jī)的控制特點(diǎn)，盡可能地開(kāi)發(fā)了LPC2101的硬件資源和軟件資源，使控制系統(tǒng)具有很高的控制精度和靈活性，然后對(duì)功率變換器進(jìn)行了設(shè)計(jì)和制作，分析了各種主電路形式的優(yōu)缺點(diǎn)，采用了新型IGBT功率管作為主開(kāi)關(guān)元器件，使功率變換器結(jié)構(gòu)得到簡(jiǎn)化，設(shè)計(jì)了IGBT的功率驅(qū)動(dòng)電路，并專門設(shè)計(jì)了電壓鉗位電路和諸如過(guò)壓、過(guò)流保護(hù)等保護(hù)單元，保證了整個(gè)系統(tǒng)安全可靠地運(yùn)行，然后分析了SR電動(dòng)機(jī)控制系統(tǒng)位置傳感器檢測(cè)電路設(shè)計(jì)、電流及電壓斬波電路設(shè)計(jì)、電流檢測(cè)及保護(hù)電路設(shè)計(jì)等。 第四部分主要介紹了系統(tǒng)的總體控制思想，分析了各個(gè)運(yùn)行階段的控制策略，對(duì)控制策略的軟件實(shí)現(xiàn)進(jìn)行了設(shè)計(jì)，并給出了軟件實(shí)現(xiàn)的具體流程圖，直觀地體現(xiàn)了軟件編程思想。最后，對(duì)系統(tǒng)進(jìn)行了實(shí)驗(yàn)研究及分析。目前，該控制系統(tǒng)已調(diào)試完畢，基本實(shí)現(xiàn)預(yù)期功能。 本文對(duì)以ARM為控制核心的開(kāi)關(guān)磁阻電動(dòng)機(jī)控制系統(tǒng)進(jìn)行了研究，得出了基于有位置傳感器檢測(cè)的控制方案。針對(duì)SR電機(jī)的控制特點(diǎn)，充分利用了ARM的硬件資源，采用PID數(shù)字調(diào)節(jié)，發(fā)出相通斷信號(hào)和PWM信號(hào)，并和電流、電壓等保護(hù)信號(hào)相結(jié)合，實(shí)現(xiàn)對(duì)主功率元件的通斷控制。并且設(shè)計(jì)了相應(yīng)的外圍硬件檢測(cè)、保護(hù)、控制及人機(jī)接口電路，使控制系統(tǒng)結(jié)構(gòu)緊湊，可靠性高；系統(tǒng)的控制軟件設(shè)計(jì)，采用模塊化的程序設(shè)計(jì)方法，增強(qiáng)了系統(tǒng)的可讀性及可維護(hù)性，實(shí)現(xiàn)了一種電壓斬波和電流斬波控制相結(jié)合的控制方式;結(jié)合系統(tǒng)的硬件設(shè)計(jì)，開(kāi)發(fā)了相應(yīng)的軟件模塊，使系統(tǒng)具有完善的保護(hù)和控制性能。 本系統(tǒng)經(jīng)過(guò)試驗(yàn)，調(diào)速范圍可達(dá)100～2000轉(zhuǎn)/分，效率較高，性能優(yōu)良，驗(yàn)證了控制思想和控制方法的正確性。
標(biāo)簽：
ARM
開(kāi)關(guān)磁阻
電機(jī)驅(qū)動(dòng)
系統(tǒng)設(shè)計(jì)
上傳時(shí)間：
2013-04-24
上傳用戶：獨(dú)孤求源
-
二維條碼的識(shí)別和RFID技術(shù)是當(dāng)今最主要的自動(dòng)識(shí)別技術(shù)，分別適用于不同場(chǎng)合，具有保密性強(qiáng)、無(wú)接觸式信息傳遞等特點(diǎn)，目前廣泛應(yīng)用于物流、公共交通、倉(cāng)儲(chǔ)、車輛識(shí)別等領(lǐng)域。 本文以RFID和條碼技術(shù)為基礎(chǔ)，設(shè)計(jì)出了一種新的應(yīng)用模式：將RFID技術(shù)和條碼技術(shù)與可移動(dòng)的智能終端相結(jié)合，移動(dòng)智能終端設(shè)備作為RFID模塊和二維條碼掃描模塊的載體，RFID模塊和二維條碼掃描模塊作為數(shù)據(jù)的采集主體，將采集到的數(shù)據(jù)傳送給后臺(tái)數(shù)據(jù)庫(kù)，實(shí)現(xiàn)對(duì)RFID標(biāo)簽和二維條碼信息的采集、處理與傳輸。物流終端以WinCE5．0操作系統(tǒng)為平臺(tái)，具有可擴(kuò)展功能的特性，支持基于WinCE開(kāi)發(fā)的第三方軟件的使用，縮短了開(kāi)發(fā)周期。 本文針對(duì)手持式設(shè)備的特點(diǎn)和實(shí)際要求，對(duì)終端軟硬件系統(tǒng)整體結(jié)構(gòu)進(jìn)行了規(guī)劃，在研究了基于ARM9體系結(jié)構(gòu)的Samsung S3C2440A處理器的基礎(chǔ)上，完成了時(shí)鐘電路、包括Nand Flash和SDRAM的存儲(chǔ)器電路、RFID讀寫(xiě)模塊接口電路、條碼掃描模塊接口電路、串口電路、ⅡS音頻電路、LCD/觸摸屏接口電路的設(shè)計(jì)，并利用Platform Builder工具定制了適用于終端的WinCE操作系統(tǒng)。最后提出了設(shè)計(jì)的不足和改進(jìn)之處。
標(biāo)簽：
ARM
射頻識(shí)別技術(shù)
手持式
物流終端
上傳時(shí)間：
2013-06-08
上傳用戶：zhoujunzhen
-
JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn).與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數(shù)據(jù)壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應(yīng)用前景.但是,JPEG2000是一個(gè)復(fù)雜編碼系統(tǒng),目前為止的軟件實(shí)現(xiàn)方案的執(zhí)行時(shí)間和所需的存儲(chǔ)量較大,若想將JPEG2000應(yīng)用于實(shí)際中,有著較大的困難,而用硬件電路實(shí)現(xiàn)JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執(zhí)行時(shí)間,因而具有重要的意義.本文首先簡(jiǎn)單介紹了JPEG2000這一新的靜止圖像壓縮標(biāo)準(zhǔn),然后對(duì)算術(shù)編碼的原理及實(shí)現(xiàn)算法進(jìn)行了深入的研究,并重點(diǎn)探討了JPEG2000中算術(shù)編碼的硬件實(shí)現(xiàn)問(wèn)題,給出了一種硬件最優(yōu)化的算術(shù)編碼實(shí)現(xiàn)方案.最后使用硬件描述語(yǔ)言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(jí)(Register Transfer Level,RTL描述了該硬件最優(yōu)化的算術(shù)編碼實(shí)現(xiàn)方案,并以Altera 20K200E FPGA為基礎(chǔ),在Active-HDL環(huán)境中進(jìn)行了功能仿真,在Quartus Ⅱ集成開(kāi)發(fā)環(huán)境下完成了綜合以及后仿真,綜合得到的最高工作時(shí)鐘頻率達(dá)45.81MHz.在相同的輸入條件下,輸出結(jié)果表明,本文設(shè)計(jì)的硬件算術(shù)編碼器與實(shí)現(xiàn)JPEG2000的軟件:Jasper[2]中的算術(shù)編碼模塊相比,處理時(shí)間縮短了30﹪左右.因而本文的研究對(duì)于JPEG2000應(yīng)用于數(shù)字監(jiān)控系統(tǒng)等實(shí)際應(yīng)用有著重要的意義.
標(biāo)簽：
JPEG
2000
FPGA
算術(shù)編碼
上傳時(shí)間：
2013-05-16
上傳用戶：671145514
-
隨著設(shè)計(jì)規(guī)模的不斷增加，芯片的平均設(shè)計(jì)門數(shù)已經(jīng)超越百萬(wàn)級(jí)，驗(yàn)證已經(jīng)成為設(shè)計(jì)流程中的主要瓶頸。目前，基于FPGA的硬件驗(yàn)證憑借其速度快、易修改的特性越來(lái)越受到驗(yàn)證工程師的青睞。 本文正是基于FPGA驗(yàn)證的思想，以一款光同步傳輸網(wǎng)(SDH)芯片的驗(yàn)證為例，展開(kāi)了全面的論述。通過(guò)對(duì)驗(yàn)證理論以及FPGA性能特點(diǎn)的研究與分析，從驗(yàn)證的正確性、全面性、快速性和可重用性等方面對(duì)FPGA驗(yàn)證進(jìn)行了理論剖析，并提出了一些新的理念和創(chuàng)新。此后又結(jié)合實(shí)踐，詳盡敘述了驗(yàn)證中的一些重要環(huán)節(jié)，并總結(jié)出了一套比較完善的FPGA驗(yàn)證流程，可以有效地支撐實(shí)際芯片的驗(yàn)證工作。 本文對(duì)于百萬(wàn)門級(jí)專用集成電路的成功實(shí)踐，不僅是對(duì)FPGA驗(yàn)證理論的證實(shí)，而且從驗(yàn)證的思路和方法上對(duì)后續(xù)芯片有一定的指導(dǎo)意義。文中經(jīng)驗(yàn)教訓(xùn)的總結(jié)可以有效地幫助驗(yàn)證工程師達(dá)到降低芯片開(kāi)發(fā)成本，縮短面市時(shí)間的目的。
標(biāo)簽：
FPGA
門級(jí)
專用集成電路
上傳時(shí)間：
2013-05-17
上傳用戶：宋桃子
-
本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動(dòng)通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來(lái)現(xiàn)場(chǎng)可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實(shí)現(xiàn)無(wú)線功能的軟件無(wú)線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實(shí)現(xiàn)，即實(shí)現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對(duì)數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計(jì)，確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時(shí)算法并給出性能分析，最后給出硬件測(cè)試平臺(tái)上結(jié)果和測(cè)試結(jié)果分析。
標(biāo)簽：
DQPSK
FPGA
全數(shù)字
中頻
上傳時(shí)間：
2013-07-18
上傳用戶：saharawalker
-
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn)，其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜，圖像編碼過(guò)程占用了大量的處理器時(shí)間開(kāi)銷和內(nèi)存開(kāi)銷，因而通過(guò)對(duì)JPEG2000算法進(jìn)行優(yōu)化并采用硬件電路來(lái)實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部?jī)?nèi)容，對(duì)加快編碼速度從而擴(kuò)展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計(jì)，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計(jì)。在研究算術(shù)編碼器過(guò)程中，首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機(jī)和二級(jí)流水線技術(shù)，并在不影響關(guān)鍵路徑的情況下通過(guò)對(duì)算術(shù)編碼步驟優(yōu)化采用硬件描述語(yǔ)言對(duì)算術(shù)編碼器進(jìn)行了設(shè)計(jì)，并通過(guò)了功能仿真與綜合。實(shí)驗(yàn)證明該設(shè)計(jì)不但編碼速度快，而且流水線短，硬件設(shè)計(jì)的復(fù)雜度低且易于控制。 在研究碼率控制算法過(guò)程中，首先結(jié)合率失真理論建立了算法的數(shù)學(xué)模型，并驗(yàn)證了該算法的有效性，之后深入分析了該數(shù)學(xué)模型的實(shí)現(xiàn)流程，找出影響算法效率的關(guān)鍵路徑。在對(duì)算法優(yōu)化時(shí)采用黃金分割點(diǎn)算法代替原來(lái)的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實(shí)驗(yàn)證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計(jì)算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實(shí)現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長(zhǎng)”值從大到小通道編碼順序進(jìn)行編碼，通過(guò)對(duì)該算法的仿真驗(yàn)證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。
標(biāo)簽：
JPEG
2000
FPGA
標(biāo)準(zhǔn)
上傳時(shí)間：
2013-07-13
上傳用戶：long14578
-
本文首先在介紹多用戶檢測(cè)技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對(duì)比分析了幾種多用戶檢測(cè)算法的性能，給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾，給出了融合多用戶檢測(cè)與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著，針對(duì)WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴(kuò)頻使用的OVSF碼和擾碼，分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測(cè)器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消，需要對(duì)用戶信號(hào)重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測(cè)器的基礎(chǔ)上，衍生出符號(hào)級(jí)上的干擾抵消。通過(guò)仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值，并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn)，在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽：
WCDMA
FPGA
多用戶檢測(cè)
下行鏈路
上傳時(shí)間：
2013-07-29
上傳用戶：jiangxin1234
