<strike id="24kea"></strike>
使用遞迴運算畫出fractal tree,使用者可自行輸入遞迴次數,畫出不同level的tr
上傳時間： 2014-12-01
上傳用戶：wang0123456789
輸入起始和目標狀態,計算出其搜索的各種屬性
標簽： 搜索
上傳時間： 2014-08-17
上傳用戶：阿四AIR
該程序用于計算n根平行導線間的串擾,程序結構及說明見程序內。源可以是單頻的或脈沖的（這里給出的是頻域的）。頻率、波形、線長、電源及負載阻抗均可在用MATLAB編寫的語句中方便地修改。但必須輸入導線系統每單位長度的電感、電容矩陣。
上傳時間： 2014-01-21
上傳用戶：亞亞娟娟123
這是一個由java寫成的猜數字遊戲！目的在猜4個數字！如果輸入的數字和位置是對的等於一個A！如果只有數字對但位置不對等於一個B！由此來推測出正確的4個數字！
上傳時間： 2016-10-26
上傳用戶：ecooo
能算出某個月份有多少天(輸入2月時需要輸入年份)
標簽：
上傳時間： 2013-12-23
上傳用戶：ljmwh2000
LCS 是一個能從輸入兩串字串當中找出最長的由左而右的順序的字元
標簽： LCS
上傳時間： 2013-12-16
上傳用戶：410805624
本文利用史密斯圓圖作為RF阻抗匹配的設計指南。文中給出了反射系數、阻抗和導納的作圖范例，并用作圖法設計了一個頻率為60MHz的匹配網絡。
上傳時間： 2013-06-18
上傳用戶：huangping588
· 摘要： 針對生物組織的電阻抗特性,給出了一種便攜式生物阻抗測量系統的設計方法;該系統采用DSP控制,進行高分辨率多頻率點生物阻抗測量,根據Cole-Cole阻抗圓圖理論,對多頻率點阻抗進行數據擬合后可獲得測量范圍內任意頻率生物電阻抗特性;實現了對生物電阻抗的快速、自動測量;該系統結構緊湊,簡單實用,試驗結果表明系統穩定可靠,具有足夠的精度,重復性好,在生物電阻抗研究工作中有
上傳時間： 2013-07-16
上傳用戶：WMC_geophy
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例，簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面，我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志，出現未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)。現在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發現更多的信息，我們使用眼圖觀察。因為時鐘是133M，數據單沿采樣，數據翻轉最高頻率為66.7M，對應位寬為7.58ns。所以設置參數如下：之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數據線沒有串阻可以滿足設計要求，而其他的56位都是一對一，經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求，但有一點需注意，就是寫數據時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小，抗干擾能力差一些，如果調試過程中發現寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-11-05
上傳用戶：dudu121
傳輸線理論與阻抗匹配 傳輸線理論
上傳時間： 2013-10-18
上傳用戶：wuyuying
