永磁同步發(fā)電機(jī)由于一系列高效節(jié)能的優(yōu)點，在工農(nóng)業(yè)生產(chǎn)、航空航天、國防和日常生活中得到廣泛應(yīng)用，并且受到許多學(xué)者的關(guān)注，其研究領(lǐng)域主要涉及永磁同步發(fā)電機(jī)的設(shè)計、精確性能分析、控制等方面。 本課題作為國家自然科學(xué)基金項目《無刷無勵磁機(jī)諧波勵磁的混合勵磁永磁電機(jī)的研究》的課題，主要研究永磁電機(jī)的電磁場空載和負(fù)載計算，求出永磁電機(jī)的電壓波形和電壓調(diào)整率，為分段式轉(zhuǎn)子的混合勵磁永磁電機(jī)的研究奠定基礎(chǔ)，主要做了以下工作： 首先介紹了永磁同步發(fā)電機(jī)的基本原理，包括永磁同步發(fā)電機(jī)的結(jié)構(gòu)形式和永磁同步發(fā)電機(jī)的運(yùn)行性能，采用傳統(tǒng)解析理論給出了電壓調(diào)整率的計算方法及外特性的計算模型；然后用有限元ANSYS對永磁同步發(fā)電機(jī)樣機(jī)進(jìn)行實體建模，經(jīng)過定義分配材料、劃分網(wǎng)格、加邊界條件和載荷、求解計算等，得到矢量磁位Az、磁場強(qiáng)度H、磁感應(yīng)強(qiáng)度B等結(jié)果，直觀地看出電機(jī)內(nèi)部的磁場分布情況。 其次根據(jù)電磁場計算結(jié)果，應(yīng)用齒磁通法對其進(jìn)行后處理。該方法求解轉(zhuǎn)子在一個齒距內(nèi)不同位置處的磁場，以定子齒的磁通為計算單位，根據(jù)繞組與齒的匝鏈關(guān)系，計算出磁鏈隨時間的變化，進(jìn)而得到永磁同步發(fā)電機(jī)空、負(fù)載時電壓大小及波形。通過計算結(jié)果寫實驗結(jié)果對比，驗證了齒磁通法的正確性，為計算永磁同步發(fā)電機(jī)各種性能特性提供有力工具。 最后，基于齒磁通法對永磁同步發(fā)電機(jī)的外特性進(jìn)行了深入研究，定量分析了結(jié)構(gòu)參數(shù)對外特性的影響規(guī)律，提出了有效降低電壓調(diào)整率的方法的是：增加氣隙長度g的同時，適當(dāng)增加永磁體的磁化方向的長度hm；此外，要盡量的減少每相串聯(lián)匝數(shù)N和增大導(dǎo)線面積以減小阻抗參數(shù)。通過改變電機(jī)的結(jié)構(gòu)參數(shù)，對其電磁場進(jìn)行計算，找到永磁電機(jī)電壓調(diào)整率的變化規(guī)律，為加電勵磁的混合勵磁永磁電機(jī)做準(zhǔn)備，達(dá)到穩(wěn)定輸出電壓的目的。
標(biāo)簽： 永磁同步 發(fā)電機(jī) 磁場分析
上傳時間： 2013-04-24
上傳用戶：15853744528
在電力系統(tǒng)容量日益擴(kuò)大和電網(wǎng)電壓運(yùn)行等級不斷提高的潮流下，傳統(tǒng)電磁式互感器在運(yùn)行中暴露出越來越多的弊端，難以滿足電力系統(tǒng)向自動化、標(biāo)準(zhǔn)化和數(shù)字化的發(fā)展需求，電子式互感器取代傳統(tǒng)電磁式互感器已經(jīng)成為一種必然的趨勢，并成為人們研究的熱點。本文圍繞電子式電流互感器高壓側(cè)數(shù)據(jù)采集系統(tǒng)進(jìn)行了研究與設(shè)計。 Rogowski線圈是電流傳感元件，本文總紿了Rogowski線圈的基本原理，其中包括線圈的等效電路和相量圖，線圈的電磁參數(shù)計算。在理論研究的基礎(chǔ)上，結(jié)合實際設(shè)計一款高精度PCBRogowski線圈。電容分壓器是電壓傳感元件，文章中介紹了傳感器的原理、傳感器的模型結(jié)構(gòu)，針對其自身結(jié)構(gòu)缺陷和工作環(huán)境的電磁干擾，提出具有針對性的電磁兼容設(shè)計方法。 積分器的性能一直是影響Rogowski線圈電流傳感器的精度和穩(wěn)定性的重要因素之一。模擬積分器具有結(jié)構(gòu)簡單、響應(yīng)速度快、輸入動態(tài)范圍大等優(yōu)點；數(shù)字積分器具有性能穩(wěn)定，精度高等優(yōu)點。后者的優(yōu)勢使其成為近年來Rogowski線圈電流互感器實用化研究的一個熱點問題。本文設(shè)計了一套數(shù)字積分器設(shè)計的方法，其中包括了積分算法的選擇，積分輸入采樣率和分辨率的確定，數(shù)字積分器的通用結(jié)構(gòu)，積分初值的選擇方法等。 為了保證系統(tǒng)的運(yùn)行穩(wěn)定，文章中的系統(tǒng)只采用激光供電模式，降低數(shù)據(jù)采集系統(tǒng)的功耗就成了系統(tǒng)設(shè)計的一個重要環(huán)節(jié)。文章中介紹了一些實用的低功耗處理方法，分析了激光器的特性，光電池的特性和光電轉(zhuǎn)換器件的特性，并根據(jù)這些器件的特性，改進(jìn)了數(shù)據(jù)發(fā)送激光器的驅(qū)動電路，大幅度降低了系統(tǒng)的功耗，保證了系統(tǒng)在較低供電功率條件下的正常運(yùn)行。 論文最后對全文工作進(jìn)行總結(jié)，提出進(jìn)一步需要解決的問題。
標(biāo)簽： 電子式互感器 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-07-10
上傳用戶：zsjzc
隨著信息技術(shù)的飛速發(fā)展，數(shù)據(jù)吞吐量急劇增長，要求有更高的傳輸速度，來滿足大量數(shù)據(jù)的傳輸，而原有的并行數(shù)據(jù)傳輸總線結(jié)構(gòu)上存在自身無法克服的缺陷，在高頻環(huán)境下容易串?dāng)_，而增大誤碼率。SATA串行總線技術(shù)應(yīng)運(yùn)而生。作為一種新型的總線接口，它提供了高達(dá)3.0Gbps的數(shù)據(jù)傳輸速率，使用8B/10B編碼格式，采用LVDS NRZ串行數(shù)據(jù)傳輸方式，有良好的抗干擾性能，有更強(qiáng)的達(dá)到32位的循環(huán)冗余校驗，并且提供了良好的物理接口特性，支持熱拔插，代表著計算機(jī)總線接口技術(shù)的發(fā)展方向。FPGA作為一種低功耗的半導(dǎo)體器件，在高頻工作環(huán)境中有優(yōu)良的性能，將處理器與低功耗FPGA結(jié)合起來使用是數(shù)據(jù)存儲應(yīng)用的趨勢，這樣能夠使得接口方案更加靈活。而在眾多FPGA器件中，Xilinx公司的Virtex-4平臺內(nèi)部集成了PowerPC高性能處理器，并且其中提供了Rocket IO MGT這種嵌入式的多速率串行收發(fā)器，能夠以6.25-622Mb/s的速度傳送數(shù)據(jù)，并且支持包括SATA協(xié)議在內(nèi)的多種串行通信協(xié)議。 本文從物理層、鏈路層、傳輸層分析了SATA1.0技術(shù)的接口協(xié)議，在此基礎(chǔ)提出滿足協(xié)議需求和適合FPGA設(shè)計的設(shè)計方案，并給出總體設(shè)計框圖，依照FPGA的設(shè)計方法，采用Xilinx公司的Virtex-4設(shè)計了一個符合SATA1.0接口協(xié)議的嵌入式存儲裝置，實現(xiàn)數(shù)據(jù)的存儲，仿真運(yùn)行結(jié)果正常。
標(biāo)簽： SerialATA FPGA 嵌入式系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
近年來，隨著集成電路技術(shù)和電源管理技術(shù)的發(fā)展，低壓差線性穩(wěn)壓器（LDO）受到了普遍的關(guān)注，被廣泛應(yīng)用于便攜式電子產(chǎn)品如PDA、MP3播放器、數(shù)碼相機(jī)、無線電話與通信設(shè)備、醫(yī)療設(shè)備和測試儀器等中，但國內(nèi)研究起步晚，市場大部分被國外產(chǎn)品占有，因此，開展本課題的研究具有特別重要的意義。 首先，簡單闡述了課題研究的背景及意義，分析了低壓差線性穩(wěn)壓器（LDO）研究的現(xiàn)狀和發(fā)展趨勢，并提出了設(shè)計的預(yù)期技術(shù)指標(biāo)。 其次，詳細(xì)分析了LDO線性穩(wěn)壓器的理論基礎(chǔ)，包括其結(jié)構(gòu)、各功能模塊的作用、系統(tǒng)工作原理、性能指標(biāo)定義及設(shè)計時對性能指標(biāo)之間相互矛盾的折衷考慮。 再次，設(shè)計了基于自偏置電流源的帶隙基準(zhǔn)電壓源，選取PMOS管作為系統(tǒng)的調(diào)整元件并計算出了其尺寸，設(shè)計了基于CMOS工藝的兩級誤差運(yùn)算放大器。利用HSPICE工具仿真了基準(zhǔn)電壓源和誤差運(yùn)算放大器的相關(guān)性能參數(shù)。 然后，重點分析了穩(wěn)壓器的穩(wěn)定性特征，指出系統(tǒng)存在的潛在不穩(wěn)定性，詳細(xì)論述了穩(wěn)定性補(bǔ)償?shù)谋匾裕容^了業(yè)界使用過的幾種穩(wěn)定性補(bǔ)償方法的不足之處，提出了一種基于電容反饋VCCS的補(bǔ)償方法，對系統(tǒng)進(jìn)行了穩(wěn)定性的補(bǔ)償； 最后，將所設(shè)計的模塊進(jìn)行聯(lián)合，設(shè)計了一款基于CMOS工藝的LDO線性穩(wěn)壓器電路，利用HSPICE工具驗證了其壓差電壓、靜態(tài)電流、線性調(diào)整率等性能指標(biāo)，仿真結(jié)果驗證了理論分析的正確性、設(shè)計方法的可行性。
標(biāo)簽： CMOS 工藝 低壓差線性穩(wěn)壓器
上傳時間： 2013-07-08
上傳用戶：Wibbly
Sigma-Delta A/D轉(zhuǎn)換器利用過采樣，噪聲整形和數(shù)字濾波技術(shù)，有效衰減了輸出信號帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，它降低了對模擬電路性能指標(biāo)和元件精度的要求，簡化了模擬電路的設(shè)計，降低了生產(chǎn)成本。 本論文在對Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設(shè)計了一個主要應(yīng)用于音頻信號處理的Sigma-Delta A/D轉(zhuǎn)換器，分辨率達(dá)到16位。在調(diào)制器的設(shè)計中，本文采用了多級噪聲整形MASH（2-1）級聯(lián)調(diào)制器結(jié)構(gòu)，同時，考慮了各種非理想因素對系統(tǒng)性能的影響，在SDtoolbox工具的幫助下使用Simulink進(jìn)行調(diào)制器系統(tǒng)設(shè)計。并使用Cadence Spectre對模塊電路進(jìn)行設(shè)計仿真，包括運(yùn)放，比較器，帶隙基準(zhǔn)電壓源，CMOS開關(guān)，非交疊時鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計中，采用了分級抽取技術(shù)，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進(jìn)行優(yōu)化設(shè)計。并在原有的濾波器算法的基礎(chǔ)上，采用了CIC濾波器和半帶濾波器，設(shè)計出了運(yùn)算量和存儲量都相對少的三級抽取濾波器系統(tǒng)，大大降低了功耗和面積。 論文的仿真結(jié)果表明，所設(shè)計的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102．3dB，滿足系統(tǒng)需要的16位精度要求。 關(guān)鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數(shù)字抽取濾波器
標(biāo)簽： SigmaDelta 音頻 模數(shù)轉(zhuǎn)換器
上傳時間： 2013-06-27
上傳用戶：songyuncen
隨著電力電子技術(shù)的發(fā)展，交流電源系統(tǒng)的電能質(zhì)量問題受到越來越多的關(guān)注。傳統(tǒng)的整流環(huán)節(jié)廣泛采用二極管不控整流和晶閘管相控整流電路，向電網(wǎng)注入了大量的諧波及無功，造成了嚴(yán)重的污染。提高電網(wǎng)側(cè)功率因數(shù)以及降低輸入電流諧波成為一個研究熱點。功率因數(shù)校正技術(shù)是減小用電設(shè)備對電網(wǎng)造成的諧波污染，提高功率因數(shù)的一項有力措施。本文所做的主要工作包括以下幾部分： 1.分析了單位功率因數(shù)三相橋式整流的工作原理，這種整流拓?fù)鋸墓ぷ髟砩峡梢苑殖蓛刹糠郑汗β室驍?shù)補(bǔ)償網(wǎng)絡(luò)和常規(guī)整流網(wǎng)絡(luò)。在此基礎(chǔ)上，為整流電路建立了精確的數(shù)學(xué)模型。 2.這種單位功率因數(shù)三相橋式整流的輸入電感是在額定負(fù)載下計算出的，當(dāng)負(fù)載發(fā)生變化時，其功率因數(shù)會降低。針對這種情況，提出了一種新的控制方法。常規(guī)整流網(wǎng)絡(luò)向電網(wǎng)注入的諧波可以由功率因數(shù)補(bǔ)償網(wǎng)絡(luò)進(jìn)行補(bǔ)償，所以輸入功率因數(shù)相應(yīng)提高。負(fù)載消耗的有功由電網(wǎng)提供，補(bǔ)償網(wǎng)絡(luò)既不消耗有功也不提供任何有功。根據(jù)功率平衡理論，可以確定參考補(bǔ)償電流。雙向開關(guān)的導(dǎo)通和關(guān)斷由滯環(huán)電流控制確定。在這一方法的控制下，雙向開關(guān)工作在高頻下，因此輸入電感值相應(yīng)降低。仿真和實驗結(jié)果都表明：新的控制方法下，負(fù)載變化時，輸入電流仍接近于正弦，功率因數(shù)接近1。 3.根據(jù)IEEE-519標(biāo)準(zhǔn)對諧波電流畸變率的要求，為單位功率因數(shù)三相橋式整流提出了另一種控制方法。該方法綜合考慮單次諧波電流畸變率、總諧波畸變率、功率因數(shù)、有功消耗等性能指標(biāo)，并進(jìn)行優(yōu)化，推導(dǎo)出最優(yōu)電流補(bǔ)償增益和相移。將三相負(fù)載電流通過具有最優(yōu)電流補(bǔ)償增益和相移的電流補(bǔ)償濾波器，得到補(bǔ)償后期望的電網(wǎng)電流，驅(qū)動雙向開關(guān)導(dǎo)通和關(guān)斷。仿真和實驗都收到了滿意的效果，使這一整流橋可以工作在較寬的負(fù)載范圍內(nèi)。 4.單位功率因數(shù)三相橋式整流中直流側(cè)電容電壓隨負(fù)載的波動而波動，為提高其動、靜態(tài)性能，將簡單自適應(yīng)控制應(yīng)用到了直流側(cè)電容電壓的控制中，并提出利用改進(jìn)的二次型性能指標(biāo)修改自適應(yīng)參數(shù)的方法，可以在實現(xiàn)對參考模型跟蹤的同時又不使控制增量過大，與常規(guī)的PI型簡單自適應(yīng)控制相比在適應(yīng)律的計算中引入了控制量的增量和狀態(tài)誤差在k及k+1時刻的采樣值。利用該方法為直流側(cè)電壓設(shè)計了控制器，并進(jìn)行了仿真與實驗研究，結(jié)果表明與PI型適應(yīng)律相比，新的控制器能提高系統(tǒng)的動態(tài)響應(yīng)性能，負(fù)載變化時系統(tǒng)的魯棒性更強(qiáng)。
上傳時間： 2013-06-15
上傳用戶：WS Rye
大功率電力電子裝置的廣泛應(yīng)用使電力系統(tǒng)無功功率補(bǔ)償和諧波污染問題日趨嚴(yán)重，動態(tài)無功功率補(bǔ)償和諧波抑制成為現(xiàn)代電力傳動領(lǐng)域研究的熱點。傳統(tǒng)補(bǔ)償技術(shù)由于主控制器運(yùn)算能力的限制，難以對實時信號進(jìn)行有效分析，影響了補(bǔ)償效果。而DSP計算速度快，能夠?qū)崿F(xiàn)復(fù)雜的數(shù)字信號處理或數(shù)字實時控制。本文針對礦井直流提升機(jī)的無功補(bǔ)償問題，設(shè)計了一種基于DSP的TCR型動態(tài)無功補(bǔ)償器，以穩(wěn)定電網(wǎng)電壓、減小電壓波動，提高功率因數(shù)。 本文綜述了無功補(bǔ)償技術(shù)的國內(nèi)外研究概況、水平和發(fā)展趨勢，基于 MATLAB 對電力電子裝置諧波源進(jìn)行了諧波分析與仿真，分析和介紹了 TCR 的無功補(bǔ)償原理及瞬時無功理論，確定了無功補(bǔ)償系統(tǒng)主電路及其控制系統(tǒng)，提出了系統(tǒng)的總體方案。 本設(shè)計選用 TMS320F2812 DSP 芯片作為主處理器，設(shè)計了信號輸入、濾波放大和信號調(diào)理等 DSP 外圍硬件電路；軟件方面采用模塊化設(shè)計，編寫了軟件流程圖，給出了部分程序代碼。 本文基于MATLAB軟件對無功補(bǔ)償控制系統(tǒng)的補(bǔ)償效果進(jìn)行了模擬仿真。仿真結(jié)果表明：系統(tǒng)線電壓、負(fù)載無功功率和TCR無功功率等在兩個周期內(nèi)達(dá)到穩(wěn)定，系統(tǒng)線電壓波動小于3％，系統(tǒng)線電壓和系統(tǒng)線電流中僅含有較少量的5次、7次和 11 次諧波，總諧波畸變率滿足《公用電網(wǎng)諧波》標(biāo)準(zhǔn)的要求，為在煤礦中的實際應(yīng)用提供了理論基礎(chǔ)。
上傳時間： 2013-07-24
上傳用戶：PresidentHuang
工業(yè)領(lǐng)域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術(shù)的不斷發(fā)展，人們曰益意識到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢。由于中大功率的電力電子設(shè)備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當(dāng)今國內(nèi)外研究的一大熱點。 隨著數(shù)字控制技術(shù)的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號處理器(DSP)得以實現(xiàn)。數(shù)字控制的特有優(yōu)點：簡化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實現(xiàn)先進(jìn)控制等，使得所設(shè)計的電源產(chǎn)品不僅性能可靠，且易于大批量生產(chǎn)，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當(dāng)今于開關(guān)電源產(chǎn)品設(shè)計的潮流。 本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對其進(jìn)行了比較和分析，在前面的基礎(chǔ)上提出了：三相三開關(guān)三電平拓?fù)浣Y(jié)構(gòu)和雙閉環(huán)控制的策略結(jié)合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點及其在電力電子裝置中的應(yīng)用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內(nèi)部資源和該芯片數(shù)字式PWM信號產(chǎn)生的原基于DSP的三相有源功率因數(shù)校正研究與設(shè)計理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設(shè)計方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內(nèi)環(huán)通過瞬時值控制獲得快速的動態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時值控制，具有較高的輸出精度。本文最后應(yīng)用仿真軟件MATLAB中的SIMULINK對系統(tǒng)進(jìn)行仿真，驗證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設(shè)計。對于三相變換器這種復(fù)雜的非線性系統(tǒng)，需要模擬、數(shù)字信號混合仿真，仿真比較難以實現(xiàn)。一是因為模型難以建立二是即使建立起一個模型，由于電路復(fù)雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡化，利用MATLAB中的SIMULINK構(gòu)建了變換器的電壓模型，用于驗證設(shè)計方法和設(shè)計參數(shù)的正確性。
標(biāo)簽： DSP 三相 有源功率因數(shù)校正
上傳時間： 2013-05-31
上傳用戶：wengtianzhu
隨著中國二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個行業(yè)，具有自主知識產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機(jī)的研究與設(shè)計是該領(lǐng)域的一個研究熱點。在接收機(jī)的設(shè)計中，對于成熟技術(shù)將利用ASIC芯片進(jìn)行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機(jī)技術(shù)，特別是在需要利用接收機(jī)平臺進(jìn)行提高接收機(jī)性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進(jìn)行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進(jìn)行了其中一個捕獲通道的設(shè)計和實現(xiàn)。 GPS信號捕獲時間是影響GPS接收機(jī)性能的一個關(guān)鍵因素，尤其是在高動態(tài)和實時性要求高的應(yīng)用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進(jìn)行總體功能劃分和結(jié)構(gòu)設(shè)計，并采用自底向上的方法對系統(tǒng)進(jìn)行功能實現(xiàn)和驗證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計制作了GPS中頻信號產(chǎn)生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。 本課題主要是基于采樣率變換和FFT實現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進(jìn)行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設(shè)計時，合理地采用FPGA設(shè)計思想與技巧優(yōu)化系統(tǒng)。基于實用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個模塊的實現(xiàn)原理、實現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達(dá)到降低系統(tǒng)硬件資源，能夠快速、高效地實現(xiàn)對GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國家863課題“利用多徑信號提高GNSS接收機(jī)性能的新技術(shù)研究”中關(guān)于接收機(jī)信號捕獲算法的一部分，對接收機(jī)的設(shè)計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
現(xiàn)代的計算機(jī)追求的是更快的速度、更高的數(shù)據(jù)完整性和靈活性。無論從物理性能，還是從電氣性能來看，現(xiàn)今的并行總線都已出現(xiàn)了某些局限，無法提供更高的數(shù)據(jù)傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數(shù)據(jù)傳輸?shù)忍攸c，得到各行業(yè)越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設(shè)計的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實現(xiàn)SATAⅡ協(xié)議，對SATA技術(shù)的推廣、國內(nèi)邏輯IP核的發(fā)展都有一定的意義。 本文將SATAⅡ協(xié)議的FPGA實現(xiàn)劃分成物理層、鏈路層、傳輸層和應(yīng)用層四個模塊。提出了物理層串行收/發(fā)器設(shè)計以及物理鏈路初始化方案。分析了鏈路層模塊結(jié)構(gòu)，給出了作為SATAⅡ鏈路層核心的狀態(tài)機(jī)的設(shè)計。為滿足SATAⅡ協(xié)議3．0Gbps的速率，采用擴(kuò)大數(shù)據(jù)處理位寬的方法，設(shè)計完成了鏈路層的16b/20b編碼模塊，同時為提高數(shù)據(jù)傳輸可靠性和信號的穩(wěn)定性，分別實現(xiàn)了鏈路層CRC校驗?zāi)K和并行擾碼模塊。在描述協(xié)議傳輸層的模塊結(jié)構(gòu)的基礎(chǔ)上，給出了作為傳輸層核心的狀態(tài)機(jī)的設(shè)計，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協(xié)議狀態(tài)機(jī)的設(shè)計，并實現(xiàn)了SATAⅡ新增功能NCQ技術(shù)，從而使得數(shù)據(jù)傳輸更加有效。最后為使本設(shè)計應(yīng)用更加廣泛，設(shè)計了基于AHB總線的用戶接口。 本設(shè)計采用Verilog HDL語言對需要實現(xiàn)的電路進(jìn)行描述，并使用Modelsim軟件仿真。仿真結(jié)果表明，本文設(shè)計的邏輯電路可靠穩(wěn)定，與SATAⅡ協(xié)議定義功能一致。
上傳時間： 2013-06-16
上傳用戶：cccole0605
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
