这里视频有精品,国产精品自拍小视频,精品动漫av

轉(zhuǎn)化器

參數化Viterbi譯碼器的FPGA實現

本文以某型號接收機的應用為背景，主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括：碼型、ACS(加比選)單元的數目、軟判決比特數、回溯深度等。用戶可以根據自己的需要設置不同的參數由開發工具生成不同的譯碼器用于不同的系統。　　本文的創新之處在于,針對FPGA的內部結構提出了一種新的累加度量RAM的組織形式，大大節省了嵌入式RAM塊；提出了一種新的累加度量值的歸一化辦法；此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法，大大提高了仿真的速度。　　所設計的(2，1，7)連續型5比特軟判決譯碼器已經應用于某型號接收機，經受了實際應用的考驗產生了巨大的經濟效益。

標簽： Viterbi FPGA 參數譯碼器

上傳時間： 2013-04-24

上傳用戶：waizhang
使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n

8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址

標簽： 128 FlashRom 8051 KB

上傳時間： 2013-08-30

上傳用戶：cainaifa
四相交錯并聯變換器中耦合電感的對稱化

為了提高交錯并聯變換器的性能，對四相交錯并聯雙向DC/DC變換器中不對稱耦合電感進行分析，推導出等效穩態電感和等效暫態電感的數學表達式。結合提出的耦合電感結構進行不對稱耦合電感對稱化研究。通過Saber和3D Maxwell軟件進行仿真驗證和樣機實驗，驗證了理論分析和仿真結果的正確性。

標簽： 交錯并聯變換器耦合電感對稱

上傳時間： 2013-10-19

上傳用戶：wangfei22
Forward變換器的精確線性化控制

為了提高Forward變換器非線性系統的控制性能，采用了精確線性化控制方法。首先采用開關函數和開關周期平均算子建立適合微分幾何方法的仿射非線性系統模型。從理論上證明了該模型滿足系統精確線性化的條件。對非線性坐標變換后得到的線性系統，利用二次型最優控制策略推導出非線性狀態反饋控制律。實驗結果表明，系統具有良好的靜態和動態性能，驗證了該控制方法的有效性和正確性。

標簽： Forward 變換器線性控制

上傳時間： 2013-11-10

上傳用戶：xywhw1
LPC210X定時器初始化小工具

LPC210X定時器初始化小工具

標簽： 210X LPC 210 定時器

上傳時間： 2013-11-02

上傳用戶：ZOULIN58
java編輯器 TextPad4.7.3漢化版

java編輯器 TextPad4.7.3漢化版

標簽： TextPad java 編輯器漢化版

上傳時間： 2013-12-28

上傳用戶：watch100
一個費諾編碼器,輸入N個總和為1的小數,就可以得到N個費諾碼

一個費諾編碼器,輸入N個總和為1的小數,就可以得到N個費諾碼

標簽： 編碼器輸入

上傳時間： 2013-12-16

上傳用戶：LouieWu
386ex初始化程序。使用中斷、定時器、串口。

386ex初始化程序。使用中斷、定時器、串口。

標簽： 386 ex 初始化程序中斷

上傳時間： 2015-02-17

上傳用戶：hphh
MOTOROALA HCS12系列的初始化LCD及寄存器初始化！

MOTOROALA HCS12系列的初始化LCD及寄存器初始化！

標簽： MOTOROALA HCS LCD 初始化

上傳時間： 2015-03-17

上傳用戶：xuanchangri
時間控制運用java進行定時器的初始化和使用。在定時器初始后

時間控制運用java進行定時器的初始化和使用。在定時器初始后，輸入時間，就可以將數據傳遞上去。

標簽： java 定時器控制初始化

上傳時間： 2013-12-20

上傳用戶：lnnn30