<nav id="m8448"></nav>
本文設計的井下網(wǎng)絡分站作為“煤礦安全自動檢測、監(jiān)控及管理系統(tǒng)”的一個重要的組成部分，以ARM微控制器為核心，以操作系統(tǒng)μC/OS-Ⅱ為操作平臺，采用TCP/IP協(xié)議棧實現(xiàn)了分站的網(wǎng)絡通信功能，很好的解決了當前煤礦企業(yè)安全監(jiān)控系統(tǒng)通信協(xié)議不一致的問題。 在硬件方面，嚴格按照《煤礦安全監(jiān)控系統(tǒng)通用技術(shù)要求》完成了監(jiān)控分站的總體硬件設計，并通過驅(qū)動網(wǎng)卡芯片RTL8019AS實現(xiàn)了以太網(wǎng)連接。選用PHILIPS的32位ARM芯片LPC2214作為分站的控制芯片，它帶有16KB的靜態(tài)RAM和256KB的高速FLASH，包含8路10位A/D，還有多個串行接口，可使用的GPIO高達76個(使用了外部存儲器)，很好了滿足了分站外接傳感器的多樣化要求。在人機對話方面，系統(tǒng)擴展了128×64的液晶和1×4的鍵盤。在通信方面，采用TCP/IP協(xié)議與地面主機進行通信，將各種參數(shù)傳送到地面主機進行復雜的運算處理。 在軟件方面，介紹了嵌入式操作系統(tǒng)μC/OS-Ⅱ的移植過程，并在此基礎上分析了TCP/IP協(xié)議棧的實現(xiàn)；制定了統(tǒng)一的數(shù)據(jù)交換格式；通信過程中采用了標準的TCP/IP協(xié)議；詳細介紹了幾個主要程序模塊的編程思路，如LCD顯示、外部輸入頻率信號的計數(shù)及數(shù)據(jù)存儲，并給出了在實際編程過程中遇到的問題及解決方法。 本監(jiān)控分站根據(jù)《本質(zhì)安全型“i”》標準將外部接入設備和分站作了電氣隔離，該分站具有2路A/D數(shù)據(jù)采集；6路光電隔離數(shù)字量輸入；2路光電隔離數(shù)字量輸出對外部設備進行遠程管理和控制；人機接口提供人機交互界面，提供按鍵操作和數(shù)據(jù)顯示；RS485通信接口負責與外界設備進行通信；網(wǎng)絡通信接口負責為各種監(jiān)測監(jiān)控系統(tǒng)提供兼容的接入接口；非易失性鐵電存儲器作為數(shù)據(jù)存儲區(qū)以保證掉電后存儲數(shù)據(jù)不丟失。
上傳時間： 2013-04-24
上傳用戶：13160677563
BISS0001是我公司自主設計地紅外傳感信號處理器專用集成電路，它配以熱釋電紅外傳感器和少量外元器件可以構(gòu)成被動式紅外開關(guān)。它能自動快速開啟各類白熾燈、熒光燈、蜂鳴器、自動門、電風扇、烘干機和
標簽： biss 0001 數(shù)據(jù)手冊 說明書
上傳時間： 2013-07-05
上傳用戶：shen007yue
在信道編碼的發(fā)展進程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現(xiàn)在編碼界引起了廣泛的關(guān)注，并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點，由于交織器的存在，致使譯碼復雜度高，譯碼時延長且因為低碼重碼字，存在錯誤平臺現(xiàn)象。在Turbo碼的基礎上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優(yōu)點，又因為Turbo乘積碼的構(gòu)造采用了線性分組碼，所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應用到各種通信場合，大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎知識；又據(jù)Turbo乘積碼目前的應用狀況，回顧了Turbo碼的發(fā)展歷史；其次，根據(jù)Turbo乘積碼的構(gòu)造原理，探討了構(gòu)造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實現(xiàn)了該迭代譯碼算法，得到的結(jié)果達到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現(xiàn)系統(tǒng)的設計方案。據(jù)實際工作中碰到的非標準信號，給出了整體模塊設計圖，及相應模塊的功能和模塊問連接的各種參數(shù)。并實現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題，提出了下一步工作建議和研究方向。
上傳時間： 2013-07-02
上傳用戶：ndyyliu
美國AD 公司的單片加速度傳感器集成電路ADXL 05 , 可通過調(diào)整外接電阻、電容來設置傳感器的滿量程范圍及頻率響應特性, 特別適合于要求傳感器小、巧、廉的應用場合。本文對其特點及應用作了詳細的介紹
上傳時間： 2013-06-05
上傳用戶：qq1604324866
該文利用FPGA技術(shù),設計了全概率寬帶數(shù)字接收機的實驗平臺,并在其上提出了數(shù)字接收機實現(xiàn)的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創(chuàng)新有以下幾個方面.提出了并行結(jié)構(gòu)算法的工程實現(xiàn),討論了解決前端采樣的高速數(shù)據(jù)流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結(jié)構(gòu)特點,使濾波器能夠以高效的形式實現(xiàn),也使得后端的混頻能夠工作在一個較低的速率上.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)量上都有大幅減少,達到了現(xiàn)有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數(shù)據(jù)快速測頻算法的特點,用FPGA搭建了其實驗模型,并利用微機EPP接口,對實驗目標板進行控制并與其進行數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活對各種實現(xiàn)方法加以驗證、比較.同時也給調(diào)試帶來了方便,可以每個模塊單獨調(diào)試而不用改變硬件結(jié)構(gòu),使調(diào)試效率大大提高.該平臺也可用來對其他數(shù)字處理算法進行實現(xiàn)性分析與實驗.參考軟件無線電設計的概念和國內(nèi)外相關(guān)文獻,提出了多項濾波下變頻結(jié)構(gòu)的FPGA實現(xiàn).傳統(tǒng)的DDC通過數(shù)字混頻、濾波、抽取實現(xiàn)數(shù)字下變頻,在高速A/D和電子偵察環(huán)境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數(shù)字混頻序列劃分調(diào)諧信道,使用先抽取,后低通濾波,再混頻的數(shù)字下變頻結(jié)構(gòu),高效實現(xiàn)了變載頻帶通信號數(shù)字下變頻.結(jié)合多相濾波下變頻結(jié)構(gòu)、算法對測頻精度及速度的要求,提出了短數(shù)據(jù)快速測頻算法的具體實現(xiàn),使用流水線的設計方法,提高了系統(tǒng)的數(shù)據(jù)吞吐率,在盡可能短的時間內(nèi)提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現(xiàn)除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數(shù)據(jù)控制等.這些模塊也用FPGA來實現(xiàn).
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
本論文主要對無線擴頻集成電路設計中的信道編解碼算法進行研究并對其FPGA實現(xiàn)思路和方法進行相關(guān)研究。 近年來無線局域網(wǎng)IEEE802.11b標準建議物理層采用無線擴頻技術(shù)，所以開發(fā)一套擴頻通信芯片具有重大的現(xiàn)實意義。無線擴頻通信系統(tǒng)與常規(guī)通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復雜，因此在無線擴頻集成電路設計中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴頻通信基本原理的基礎上，本文提出了“串聯(lián)級聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進行了詳細的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現(xiàn)的方法。 計算機仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號率。 本論文的內(nèi)容安排如下：第一章介紹了無線擴頻通信技術(shù)的發(fā)展狀態(tài)以及國內(nèi)外開發(fā)擴頻通信芯片的現(xiàn)狀，并給出了本論文的研究內(nèi)容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎和分類，直接序列擴頻通信方式的數(shù)學模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級聯(lián)碼+兩次交織”，詳細討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數(shù)。第五章對第四章提出的編碼方案進行了性能仿真。第六章結(jié)合項目實際，討論了FPGA開發(fā)基帶擴頻通信系統(tǒng)的設計思路和方法。首先對FPGA開發(fā)流程以及實際開發(fā)的工具進行了簡要的介紹，然后給出了擴頻通信系統(tǒng)的總體設計。對發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實現(xiàn)原理和方法進行分析。第七章對論文的工作進行總結(jié)。
上傳時間： 2013-07-18
上傳用戶：hbsunhui
隨著圖像處理和模式識別技術(shù)的進步，基于生物特征的識別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計和預測，該領(lǐng)域的收入的年增長率30-50％，到2008年，全球總收入將達到46.39億美元。而基于指紋特征的識別技術(shù)由于其獨特的可靠性，穩(wěn)定性，方便快捷的特點，恰好符合了市場的需求。目前指紋識別技術(shù)是生物識別領(lǐng)域中應用最廣泛的識別技術(shù)，也是研究與應用的一個熱點。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當前電子設計領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。 本文對指紋識別技術(shù)中各個環(huán)節(jié)的算法進行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點，對算法進行了合理的選擇與優(yōu)化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設計方案。 論文的內(nèi)容主要包括以下幾個方面： 1、對指紋圖像預處理、后處理和匹配算法進行了改進，提高了算法的性能；設計了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點匹配的指紋識別算法。實驗結(jié)果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設計了一個便攜式指紋識別系統(tǒng)，提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發(fā)板對硬件設計方案進行了初步的驗證，實現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進行了算法的移植。 實驗結(jié)果表明本文所提出的系統(tǒng)設計方案是可行的。基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴展性方面有著獨特的優(yōu)勢，具有廣闊的發(fā)展空間。最后提出了對這一設計繼續(xù)改進的思路和下一步研究的內(nèi)容。
標簽： FPGA 指紋識別 法的研究 硬件實現(xiàn)
上傳時間： 2013-07-28
上傳用戶：hxy200501
SignalTap II 內(nèi)嵌邏輯分析儀是Altera 公司Quartus II 軟件中內(nèi)嵌的一種調(diào)試程序,通過把一段執(zhí)行邏輯分析功能 的代碼和客戶的設計組合在一起編譯、布局布線,完成傳統(tǒng)邏輯分析儀的功能。介紹了SignalTap II 的基本內(nèi)容、實現(xiàn)原理以及 在實際工程中的應用環(huán)境。結(jié)合ATM交換矩陣的設計實例,詳細闡述了用SignalTapII 對FPGA 調(diào)試的具體方法和調(diào)試步驟, 以及在工程中的使用全過程。分析比較了該方法與傳統(tǒng)的外置式邏輯分析儀的優(yōu)劣,對SignalTap II 應用條件進行了闡述。
標簽： SignalTapII FPGA 邏輯分析儀 調(diào)試
上傳時間： 2013-07-13
上傳用戶：古谷仁美
本課題對DQPSK調(diào)制解調(diào)技術(shù)的FPGA實現(xiàn)進行了比較全面的研究，利用DQPSK調(diào)制技術(shù)實現(xiàn)了碼速200Kbps的調(diào)制器。調(diào)制載頻3.2MHz、帶寬180KHz、帶外抑制大于45dB，調(diào)制器設計達到預定要求。解調(diào)器硬件完成，軟件未全部實現(xiàn)，但完成了CIC濾波器、載波跟蹤環(huán)、位定時同步、并串轉(zhuǎn)換等幾個關(guān)鍵模塊的設計。對解調(diào)器做了實驗測試，驗證了相關(guān)模塊設計的正確性，解調(diào)器中重要的載波同步功能已能實現(xiàn)。 在本文中，主要介紹了DQPSK調(diào)制解調(diào)技術(shù)的FPGA實現(xiàn)。著重對差分編解碼、成形濾波器、Costas載波跟蹤環(huán)以及CIC濾波器進行了詳細敘述，對硬件設計則做了簡要的說明，給出了主要電路圖和實物圖。 在重要設計環(huán)節(jié)上，文中進行了比較細致的Matlab仿真及System View仿真，并給出了相關(guān)分析與說明。最后，采用VHDL 硬件描述語言對系統(tǒng)進行了設計與實現(xiàn)。文中對位定時同步以及CIC濾波器的可變速設計做了創(chuàng)新與改進。
標簽： DQPSK FPGA 調(diào)制解調(diào)器
上傳時間： 2013-05-22
上傳用戶：michael52
邊界掃描技術(shù)是一種應用于數(shù)字集成電路器件的標準化可測試性設計方法，它提供了對電路板上元件的功能、互連及相互間影響進行測試的一種新方案，極大地方便了系統(tǒng)電路的測試。本文基于IEEE 1149.1標準剖析了JTAG邊界掃描測試的精髓，分析了其組成，功能與時序控制等關(guān)鍵技術(shù)。 應用在FPGA芯片中的邊界掃描電路側(cè)重于電路板級測試，兼顧芯片功能測試，同時提供JTAG下載方式。針對在FPGA芯片中的應用特點，設計了一種邊界掃描電路，應用于自行設計的FPGA結(jié)構(gòu)之中。除了基本的測試功能外，加入了對FPGA芯片進行配置、回讀以及用戶自定義測試等功能。 通過仿真驗證，所設計的邊界掃描電路可實現(xiàn)FPGA芯片的測試、配置和回讀等功能，并符合IEEE 11491.1邊界掃描標準的規(guī)定，達到設計要求。
上傳時間： 2013-04-24
上傳用戶：372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
